Bagaimana alat deposisi dan etsa membentuk chip mutakhir, mengapa pengetahuan proses terakumulasi dari waktu ke waktu, dan apa artinya bagi yield, node, dan skalabilitas.
Jika Anda menyederhanakan pembuatan chip hingga gerakan yang paling berulang, dua aksi muncul berkali-kali: deposisi dan etsa.
Deposisi adalah langkah “menambah”. Peralatan meletakkan film ultra-tipis—konduktor, isolator, atau lapisan penghalang khusus—pada wafer, kadang hanya beberapa atom sekaligus. Etsa adalah langkah “menghapus”. Peralatan secara selektif mengukir material untuk membuat fitur kecil yang menjadi transistor dan jalur, idealnya tanpa merusak lapisan di bawahnya.
Seiring chip diskalakan, kedua langkah ini menjadi kenop utama yang digunakan insinyur untuk mengendalikan hal-hal yang paling penting pada dimensi nanometer: ketebalan, bentuk, dan antarmuka. Itulah mengapa perusahaan peralatan seperti Lam Research berada dekat dengan inti manufaktur leading-edge.
“Leading-edge” umumnya mengacu pada node produksi volume tinggi yang paling maju—di mana densitas, daya, dan target performa paling agresif, dan margin kesalahan paling kecil. Ini bukan hanya angka pemasaran; ini tempat struktur perangkat baru dan material baru muncul pertama kali.
Kemampuan alat penting (uniformitas, selektivitas, kontrol kerusakan, throughput). Tetapi pengetahuan proses sama pentingnya: resep, trik integrasi, umpan balik metrologi, dan pembelajaran dari cacat yang mengubah alat hebat menjadi proses pabrik stabil dengan yield tinggi.
Keunggulan itu berakumulasi lintas generasi teknologi karena setiap node baru tidak dimulai dari nol—ia membangun dari pembelajaran sebelumnya tentang bagaimana film tumbuh, bagaimana plasma berperilaku, dan bagaimana variasi kecil menyebabkan perubahan besar pada yield.
Untuk melihat mengapa siklus deposisi dan etsa terus bertambah, kita akan melihat:
Chip modern bukan “dipahat” dari blok silikon. Ia dirangkai—lebih mirip kue lapis mikroskopis—dengan berulang kali menambah film ultra-tipis, mempatternnya, dan secara selektif menghapus apa yang tidak diinginkan. Lakukan itu ratusan kali, dan Anda mendapatkan transistor, jalur, dan penghalang isolasi yang ditumpuk dan saling terkait dalam 3D.
Secara garis besar, pembuatan chip berirama sebagai berikut:
Setiap loop menciptakan satu “irisan” dari perangkat akhir—struktur gerbang, lubang kontak, atau jalur interkoneksi—sampai logika dan memori chip muncul dari tumpukan.
Saat fitur diukur dalam nanometer satu digit, kontrol ketebalan dan bentuk berhenti menjadi “bagus untuk dimiliki.” Film yang sedikit terlalu tebal dapat menyumbat bukaan sempit; etsa yang sedikit terlalu agresif dapat melebar garis atau merusak lapisan di bawah. Perubahan profil kecil—sudut dinding samping, pembulatan sudut, kekasaran permukaan—dapat mengubah aliran listrik.
Manufaktur diorganisasikan menjadi langkah proses (operasi deposisi/etsa spesifik) yang harus berjalan di dalam jendela proses—rentang pengaturan di mana hasil konsisten dapat diterima. Saat chip menjadi lebih padat, jendela-jendela itu menyempit. Dan karena lapisan-lapisan berikutnya dibangun di atas yang sebelumnya, deviasi kecil dapat bereskalasi menjadi misalignment, short, open, dan akhirnya menurunkan yield.
Deposisi adalah setengah “menambah material” dari pembuatan chip: membangun film ultra-tipis pada wafer sehingga langkah berikutnya bisa mempattern, melindungi, atau mengisolasi secara elektrik apa yang ada di bawah. Film-film ini bukan dekorasi—masing-masing dipilih untuk tugas tertentu, dan harus bekerja andal di milyaran fitur kecil.
Chemical Vapor Deposition (CVD) menggunakan gas reaktif yang membentuk film padat pada permukaan wafer. Ini banyak digunakan untuk banyak lapisan dielektrik dan beberapa lapisan konduktif karena dapat menutup area besar secara efisien dan dengan uniformitas baik.
Physical Vapor Deposition (PVD) (sering disebut “sputtering”) menumbangkan atom dari target material dan mendepositkannya ke wafer. PVD umum untuk logam dan material hardmask, terutama ketika Anda menginginkan film yang padat—tetapi bisa kesulitan melapisi dinding samping struktur yang sangat dalam dan sempit.
Atomic Layer Deposition (ALD) mendeposit material satu “dosis” molekuler pada satu waktu melalui reaksi permukaan yang membatasi diri. Ia lebih lambat, tetapi unggul ketika kontrol dan penutup lebih penting daripada kecepatan—terutama untuk fitur 3D paling ketat.
Saat chip beralih ke fin, parit, dan lubang vertikal, deposisi berhenti menjadi masalah “melukis bagian atas”. Konformitas menggambarkan seberapa merata film melapisi permukaan atas, dinding samping, dan dasar sebuah fitur.
Jika lapisan tipis di dinding samping atau menyumbat di bukaan, Anda bisa mendapatkan kebocoran elektrik, pengisian buruk, atau kegagalan pada langkah etsa berikutnya. Konformitas tinggi krusial untuk fitur dalam dan sempit di mana margin kesalahan sangat kecil.
Bahkan jika ketebalan benar, film harus memenuhi beberapa persyaratan praktis:
Di leading-edge, deposisi bukan sekadar “menambah film.” Itu adalah rekayasa material presisi, disetel sehingga setiap etsa dan langkah pattern berikutnya berperilaku dapat diprediksi.
Etsa adalah setengah “subtraktif” dari pembuatan chip: setelah film dideposit dan dipattern dengan resist, etsa menghapus material terekspos untuk mentransfer pola itu ke lapisan di bawah. Triknya adalah Anda jarang ingin menghapus semuanya—Anda ingin menghapus satu material tertentu dengan cepat sambil berhenti pada material lain. Sifat ini disebut selektivitas, dan itu sentral mengapa fabs leading-edge menginvestasikan banyak pada pengetahuan proses etsa (dan mengapa vendor alat seperti Lam Research menyempurnakannya selama bertahun-tahun).
Tumpukan modern mungkin mencakup silikon, silikon oksida, silikon nitrida, logam, dan hardmask. Saat etsa, Anda mungkin perlu membersihkan satu lapisan bersih-bersih sambil meninggalkan lapisan “etch stop” utuh. Selektivitas buruk dapat menipiskan lapisan kritis, menggeser dimensi transistor, atau menciptakan jalur kebocoran yang merugikan yield.
Kebanyakan etsa canggih menggunakan plasma: gas tekanan rendah yang diubah menjadi spesies reaktif.
Dua hal terjadi bersamaan:
Menyeimbangkan keduanya adalah seni: terlalu banyak kimia dapat mengikis fitur ke samping; terlalu banyak energi ion dapat merusak apa yang Anda ingin pertahankan.
Tim proses biasanya mengejar beberapa hasil:
Bahkan ketika resep “benar,” wafer nyata memberi perlawanan:
Di node terdepan, mengelola detail ini sering menjadi perbedaan antara demo laboratorium dan produksi volume tinggi.
Ketika orang membayangkan scaling chip, sering mereka membayangkan satu mesin terobosan yang “mencetak” garis yang semakin kecil. Pada praktiknya, transfer pola dibatasi oleh rantai lengkap—resist, hardmask, selektivitas etsa, tegangan film, dan pembersihan—bukan satu alat ajaib.
Photoresist bagus untuk menangkap pola, tetapi biasanya terlalu tipis dan rapuh untuk bertahan etsa dalam dan presisi pada perangkat modern. Jadi fabs membangun hardmask stack—film yang dipilih hati-hati ditempatkan di atas lapisan target.
Alur sederhana:
Setiap film yang dideposit dipilih bukan hanya untuk apa dirinya, tetapi bagaimana perilakunya saat etsa berikutnya: seberapa cepat ia teretsa dibanding lapisan tetangga, berapa banyak kekasaran yang dibuat, dan seberapa baik ia mempertahankan bentuknya.
Saat dimensi kritis menyusut melampaui apa yang dapat didefinisikan satu kali paparan litografi secara andal, fabs memakai multi-patterning—membagi satu pola padat menjadi beberapa eksposur dan transfer. Itu tidak hanya menambah langkah litografi; itu menggandakan loop deposisi/etsa penunjang untuk spacer, mandrel, trim, dan cut mask.
Intinya: “pola” pada chip leading-edge bisa jadi hasil dari beberapa siklus deposisi dan pengikisan yang dikendalikan ketat.
Karena setiap langkah mengubah kondisi awal untuk langkah berikutnya, hasil terbaik datang dari menyetel urutan penuh—material, kondisi plasma, kebersihan kamar, dan pembersihan—sebagai satu sistem. Perbaikan kecil pada satu etsa bisa dihapus (atau diperbesar) oleh deposisi berikutnya, itulah sebabnya pengetahuan integrasi proses menjadi pembeda dari waktu ke waktu.
Transistor planar dulunya lebih “datar,” membuat banyak langkah terasa seperti melukis dan memotong permukaan. Scaling mendorong industri ke 3D: pertama FinFET (fin vertikal yang dibungkus oleh gate), dan kini konsep gate-all-around (GAA) di mana gate benar-benar mengelilingi channel (sering sebagai nanosheet bertumpuk).
Begitu fitur punya dinding samping, sudut, dan rongga dalam, deposisi berhenti menjadi “melapisi bagian atas”. Film harus konformal—nyaris sama tebalnya di dasar parit seperti di permukaan atas.
Itulah mengapa teknik seperti ALD dan langkah CVD yang disetel dengan hati-hati menjadi lebih penting di leading-edge: beberapa atom terlalu tipis pada dinding samping bisa menjadi resistansi lebih tinggi, reliabilitas lebih buruk, atau penghalang lemah yang membiarkan material berdifusi ke tempat yang tidak seharusnya.
Etsa harus membentuk profil yang tepat: dinding lurus, dasar bersih, kekasaran minimal, dan penghapusan selektif satu material tanpa menggerogoti lapisan di bawah. Dalam pola 3D padat, over-etch kecil pun dapat melukai wilayah kritis, sementara under-etch meninggalkan residu yang menghalangi deposisi berikutnya.
Banyak struktur modern memiliki aspek rasio tinggi—sangat dalam dibanding lebar. Mendapatkan hasil seragam di miliaran fitur seperti itu sulit karena reaktan, ion, dan produk samping tidak bergerak rata masuk-keluar ruang sempit. Masalah seperti microloading dan kerusakan dinding samping menjadi lebih mungkin.
GAA dan interkoneksi canggih membawa tumpukan material yang lebih kompleks dan antarmuka ultra-tipis. Itu menaikkan standar untuk persiapan permukaan: pre-clean, perlakuan plasma lembut, dan kontrol antarmuka sebelum deposisi berikutnya. Ketika “permukaan” hanya beberapa lapis atom tebal, pengetahuan proses menjadi pembeda antara perangkat yang berfungsi dan yang diam-diam gagal kemudian hari.
“Yield” sederhana saja: bagian dari chip pada wafer yang bekerja seperti dimaksudkan. Jika sebuah wafer memuat ribuan chip, perubahan kecil pada tingkat cacat bisa berarti ratusan bagian yang bisa dijual lebih banyak. Itulah mengapa produsen mengobsesi angka-angka kecil—karena pada skala besar, perbaikan kecil berubah menjadi output nyata.
Banyak kerugian yield tidak tampak dramatis di bawah mikroskop; mereka muncul sebagai kegagalan elektrik. Beberapa contoh umum:
Langkah deposisi dan etsa dapat mempengaruhi semua ini. Film yang sedikit meleset dalam ketebalan, komposisi, atau uniformitas mungkin masih “terlihat baik”, tetapi dapat menggeser perilaku transistor cukup jauh sehingga melampaui target kecepatan atau daya.
Bahkan ketika tidak ada cacat jelas, variasi di seluruh wafer (atau dari wafer ke wafer) menciptakan chip yang berperilaku tidak konsisten. Satu pojok berjalan lebih panas, pojok lain lebih lambat, dan tiba-tiba pengelompokan produk berubah—atau part gagal. Kontrol ketat atas laju deposisi, kondisi plasma, dan selektivitas etsa mengurangi fluktuasi ini.
Fabs modern tidak menyetel proses berdasarkan intuisi. Mereka bergantung pada metrologi (mengukur ketebalan, dimensi kritis, bentuk profil, uniformitas) dan inspeksi (menemukan partikel, cacat pola, masalah tepi). Hasilnya memberi umpan balik ke penyesuaian proses:
Dalam praktiknya, ini juga menciptakan masalah perangkat lunak: menyatukan data dari alat, metrologi, dan inspeksi menjadi sesuatu yang bisa diambil tindakan dengan cepat. Tim sering membangun dashboard internal, sistem pemberitahuan, dan alat “apa yang berubah?” untuk mempersingkat loop dari sinyal ke perbaikan. Platform seperti Koder.ai dapat membantu di sini dengan membiarkan tim proses dan data membuat web app ringan dari chat—berguna untuk mengintegrasikan KPI yield, catatan ekshursi, dan riwayat run tanpa menunggu siklus pengembangan tradisional yang lama.
Pengetahuan paling berharga bersifat incremental: setiap node mengajarkan apa yang menyebabkan cacat tertentu, pengaturan mana yang bergeser seiring waktu, dan kombinasi mana yang stabil. Pelajaran-pelajaran itu terbawa maju—jadi node berikutnya dimulai dengan playbook yang lebih baik, bukan lembar kosong.
Alat deposisi atau etsa tidak berjalan dengan satu “setting” tunggal. Ia berjalan dengan resep—urutan terstruktur langkah yang mendefinisikan bagaimana proses terjadi sepanjang waktu. Sebuah resep dapat mencakup beberapa fase (stabilisasi, pre-clean, langkah utama, perlakuan pasca), masing-masing dengan aliran gas, tekanan, temperatur, daya RF, timing, dan logika endpoint sendiri. Ia juga mencakup detail “sunyi”: waktu purge, perilaku pemegangan wafer, dan bagaimana kamar disiapkan sebelum wafer pertama.
Saat chip pindah ke node baru, fabs memperkenalkan material baru dan bentuk 3D baru—seringkali bersamaan. Film yang bekerja pada permukaan datar mungkin berperilaku berbeda pada fitur dalam dan sempit. Langkah etsa yang cukup selektif di generasi lalu bisa mulai merusak liner atau barrier yang baru diperkenalkan.
Itulah mengapa resep berevolusi: target perangkat bergeser (kecepatan, daya, reliabilitas), geometri semakin ketat, dan batasan integrasi bertambah. Pengembangan proses menjadi siklus panjang penyetelan, pengukuran, dan penyetelan ulang—kadang untuk menyelesaikan masalah yang hanya muncul setelah ribuan wafer diproses.
Dalam manufaktur volume tinggi, tidak cukup satu kamar menghasilkan hasil bagus sekali. Reproduksibilitas berarti resep yang sama memberikan hasil yang sama wafer demi wafer. Pencocokan alat-ke-alat berarti resep yang dipindahkan ke alat lain (atau fab lain) tetap mencapai ketebalan, profil, dan uniformitas yang sama dalam batas ketat—kalau tidak perencanaan produksi dan yield menderita.
Kontrol kontaminasi bagian dari realitas ini. Kamar “menjadi tua” saat film menumpuk pada permukaan internal, mempengaruhi kondisi plasma dan risiko partikel. Fabs mengandalkan conditioning kamar, run penggaraman, pembersihan, dan jadwal pemeliharaan preventif agar proses tetap stabil sepanjang waktu. Pengetahuan operasional—cara menjaga resep berperforma selama berbulan-bulan, bukan menit—adalah tempat pengalaman terakumulasi.
Chip leading-edge tidak diproduksi hanya dengan membeli alat, memasangnya, lalu menekan “run.” Langkah deposisi dan etsa terkait erat dengan layout chip, tumpukan material, dan target reliabilitas, sehingga orang yang membangun peralatan dan yang menjalankan fab berakhir melakukan iterasi bersama.
Perancang chip mendefinisikan struktur yang dibutuhkan (misalnya kontak lebih kecil, via lebih tinggi, stack logam baru). Tim integrasi proses di dalam fab menerjemahkan desain itu menjadi alur langkah demi langkah: deposit lapisan ini, pattern, etsa, bersihkan, ulangi. Pembuat alat seperti Lam Research kemudian membantu mengubah kebutuhan itu menjadi resep yang dapat diproduksi pada perangkat keras nyata.
Serah terima itu cepat berubah menjadi loop: run awal mengungkap masalah (drift profil, residu, kekasaran tepi garis, kerusakan tak terduga), dan umpan balik kembali ke alur proses dan pengaturan alat—kadang bahkan ke opsi perangkat keras seperti material kamar, sumber plasma, atau delivery gas.
Di leading-edge, Anda tidak bisa mengoptimalkan deposisi atau etsa secara terpisah karena setiap langkah mengubah kondisi awal langkah berikutnya. Pergeseran kecil pada densitas film bisa mengubah laju etsa; etsa yang lebih agresif bisa membuat deposisi downstream kurang konformal. Ko-optimisasi menyelaraskan:
Fabs terus menyeimbangkan throughput vs. presisi: proses lebih cepat dapat meningkatkan variabilitas, sementara kontrol ultra-ketat bisa mengurangi wafer per jam. Demikian pula, selektivitas vs. kerusakan adalah ketegangan berulang: etsa yang sangat selektif mungkin memerlukan kondisi lebih keras yang berisiko menambah kekasaran atau cacat.
Bagian penting dari nilai yang diberikan adalah dukungan integrasi berkelanjutan—troubleshooting di tempat, mencocokkan performa antar kamar, mengurangi ekskursi, dan membantu pemulihan cepat saat yield berubah. Untuk manufaktur volume tinggi, kemitraan semacam itu bisa sama pentingnya dengan spesifikasi alatnya.
Alat deposisi atau etsa bisa tampak hebat di lembar spesifikasi—sampai ia harus berjalan 24/7, pada ribuan wafer, dengan hasil yang sama setiap kali. Dalam produksi volume tinggi, reliabilitas dan uptime bukanlah "bagus untuk dimiliki." Mereka langsung menentukan berapa banyak wafer bagus yang bisa dikirimkan fab.
Deposisi dan etsa hidup dan mati oleh stabilitas proses. Drift kecil dalam aliran gas, tekanan kamar, daya plasma, atau temperatur dapat menggeser ketebalan film, sudut dinding samping, atau tingkat kerusakan—mengubah resep yang bekerja menjadi kehilangan yield.
Itulah mengapa alat terdepan (termasuk sistem Lam Research) berinvestasi berat pada perangkat keras yang dapat diulang: suplai RF stabil, kontrol aliran massa presisi, manajemen termal, dan sensor yang dapat menangkap ekskursi lebih awal.
Bahkan bila proses sempurna, produksi terganggu saat alat sering turun. Output fab nyata dibentuk oleh:
Alat yang lebih mudah diservis—dan didukung oleh perencanaan suku cadang yang kuat—menjaga lebih banyak kamar berjalan dan lebih banyak lot bergerak.
Uptime lebih tinggi biasanya menurunkan biaya per wafer: lebih sedikit operator menganggur, pemanfaatan ruang bersih mahal lebih baik, dan lebih sedikit waktu hilang untuk rework. Sama pentingnya, ketersediaan yang konsisten membuat jadwal pengiriman dapat diprediksi, yang penting ketika langkah downstream sangat terantri.
Satu realitas lagi: scaling dari demo lab ke produksi massal memberi tekanan berbeda pada alat. Run diperpanjang, starts wafer lebih tinggi, dan anggaran cacat lebih ketat dengan cepat mengekspos titik lemah—jadi rekayasa reliabilitas menjadi bagian inti dari “kapabilitas proses.”
Saat chip mendorong ke node yang lebih kecil dan struktur 3D lebih banyak, kemajuan semakin bergantung pada pengulangan langkah deposisi dan etsa dengan presisi ekstrem—sering ratusan kali dalam satu tumpukan perangkat. “Bottleneck” berikutnya biasanya bukan satu terobosan, melainkan kesulitan kumulatif menjaga setiap siklus konsisten sambil mempertahankan yield, mengendalikan variabilitas, dan meramp-up proses baru cukup cepat untuk memenuhi permintaan.
Beberapa tren kemungkinan akan memberi tekanan terbesar pada deposisi/etsa:
Saat membandingkan vendor alat atau pendekatan fab (termasuk Lam Research dan pesaing), fokuskan pada hasil:
Untuk menggali lebih jauh, jelajahi penjelasan terkait di /blog. Jika Anda sedang mengevaluasi opsi—atau membangun tooling internal untuk menganalisis yield, ekshursi, dan metrik ramp—lihat /pricing untuk bagaimana kami memikirkan biaya, kecepatan, dan kapabilitas (termasuk kapan platform build-with-chat seperti Koder.ai dapat menggantikan pipeline perangkat lunak warisan yang lebih lambat).
Deposis i adalah langkah “menambah”: peralatan meletakkan lapisan ultra-tipis (logam, dielektrik, penghalang, liner, hardmask). Etsa adalah langkah “menghapus”: peralatan secara selektif mengukir material untuk mentransfer pola dan membentuk fitur.
Skalabilitas bergantung pada pengendalian ketebalan, bentuk, dan antarmuka pada dimensi nanometer, jadi kualitas deposisi/etsa langsung mempengaruhi performa dan yield.
“Leading-edge” biasanya berarti node paling maju dalam produksi volume tinggi, di mana struktur perangkat dan material paling baru dan toleransi paling ketat.
Ini bukan sekadar label pemasaran melainkan bekerja dalam jendela proses yang menyempit dan sensitivitas tinggi terhadap variasi kecil.
Karena chip modern dibangun lewat loop berulang:
Saat fitur menyusut dan tumpukan semakin kompleks, satu “lapisan” sering membutuhkan untuk mencapai dimensi dan profil yang diinginkan.
Konformitas adalah seberapa merata sebuah lapisan menutupi permukaan atas, dinding samping, dan dasar fitur 3D.
Penting karena ketidakmerataan dapat:
Teknik seperti sering dipakai ketika konformitas sangat krusial.
Selektivitas adalah seberapa cepat sebuah etsa menghapus satu material dibanding material lain (sering kali lapisan “etch stop”).
Selektivitas tinggi membantu:
Photoresist seringkali tidak tahan untuk etsa yang dalam atau presisi tinggi. Hardmask stack berfungsi sebagai “penerjemah” yang lebih tahan antara pola resist dan film di bawahnya.
Alur tipikal:
Pilihan hardmask bergantung pada .
Multi-patterning membagi satu pola padat menjadi beberapa langkah transfer pola ketika satu paparan litografi tidak lagi bisa mendefinisikan pitch akhir dengan andal.
Itu menambahkan langkah pendukung seperti pembentukan spacer atau mandrel, sehingga meningkatkan jumlah operasi deposisi + etsa (plus pembersihan dan metrologi) yang diperlukan untuk membangun satu set fitur akhir.
Fitur aspek rasio tinggi (sangat dalam dibanding lebar) membuat transport menjadi lebih sulit:
Hasilnya risiko masalah profil (notching/footing), residu, kekasaran, dan variabilitas meningkat—sehingga penyetelan proses harus lebih ketat.
Yield adalah fraksi die pada wafer yang berfungsi. Deposisi dan etsa memengaruhi yield dengan mendorong cacat dan variabilitas yang menjadi kegagalan elektrik, seperti:
Bahkan drift kecil pada ketebalan atau profil bisa membuat perangkat keluar spesifikasi pada dimensi leading-edge.
Spesifikasi alat penting, tetapi di produksi pembeda sering kali adalah pengetahuan proses: resep, urutan integrasi, pembelajaran cacat, dan pencocokan tool-ke-tool.
Pengetahuan itu terakumulasi karena setiap node mengajarkan:
Ini menjelaskan mengapa perusahaan peralatan seperti menjadi penting secara strategis dalam manufaktur leading-edge.
