TSMC vs Samsung Foundry: Keunggulan Proses vs Kepercayaan Pelanggan

Apa yang sebenarnya diukur perbandingan ini

“Foundry” adalah perusahaan yang memproduksi chip untuk perusahaan lain. Apple, NVIDIA, AMD, Qualcomm, dan banyak startup biasanya mendesain chip (blueprint), lalu bergantung pada foundry untuk mengubah desain itu menjadi jutaan die identik dan berfungsi pada skala.

Tugas foundry bukan hanya mencetak pola—itu adalah mengoperasikan sistem pabrik berulang pada volume tinggi di mana perbedaan proses kecil menentukan apakah produk bisa dikirim tepat waktu, mencapai target performa, dan tetap menguntungkan.

Apa arti “kepemimpinan proses” bagi pembeli

Kepemimpinan proses kurang soal klaim pemasaran dan lebih soal siapa yang dapat secara andal memberikan PPA—performance, power, dan area—dengan yield tinggi. Bagi pembeli, kepemimpinan muncul sebagai hasil praktis:

• Kecepatan clock lebih tinggi pada konsumsi daya yang sama (atau masa pakai baterai lebih lama pada performa yang sama)
• Ukuran die lebih kecil untuk fitur yang sama (seringkali menurunkan biaya)
• Lebih sedikit kegagalan terkait cacat, volume produksi lebih tinggi, dan pasokan lebih stabil

Mengapa node terdepan penting

Node terdepan adalah tempat keuntungan efisiensi terbesar cenderung muncul, oleh karena itu penting untuk akselerator AI dan pusat data (performance per watt), smartphone (masa pakai baterai dan termal), dan PC (performa berkelanjutan pada desain tipis).

Namun “node terbaik” bergantung pada produk: SoC mobile dan GPU AI besar menekan proses dengan cara yang sangat berbeda.

Pasang ekspektasi: hasil bisa bervariasi

Perbandingan ini tidak bisa memberi pemenang tunggal permanen. Perbedaan bergeser menurut generasi node, di mana node berada dalam siklus hidupnya (awal ramp vs matang), dan menurut aturan desain serta library yang digunakan pelanggan.

Satu perusahaan mungkin unggul untuk satu kelas produk sementara yang lain lebih menarik di tempat lain.

Nama node bukan perbandingan langsung

Label publik seperti “3nm” bukan pengukuran yang distandarkan. Itu nama produk, bukan skala universal. Dua penawaran “3nm” bisa berbeda dalam pilihan desain transistor, target densitas, karakteristik daya, dan kematangan—jadi perbandingan bermakna hanya dengan metrik nyata (PPA, yield, waktu ramp), bukan label node saja.

Metrik yang menentukan pemenang: PPA, yield, dan waktu ke volume

“Kepemimpinan” foundry bukan satu angka. Pembeli biasanya menilai sebuah node apakah mencapai keseimbangan PPA, memberikan yield pada skala, dan mencapai time-to-volume yang cukup cepat untuk mencocokkan peluncuran produk.

PPA: performance, power, area (dan mengapa trade-off berbeda)

PPA adalah singkatan dari performance (seberapa cepat chip dapat berjalan), power (seberapa banyak energi yang digunakan pada kecepatan tertentu), dan area (seberapa banyak silikon yang diperlukan). Tujuan-tujuan ini saling berkonflik.

SoC smartphone mungkin memprioritaskan power dan area untuk memperpanjang masa pakai baterai dan menampung lebih banyak fitur di dalam die. CPU pusat data atau akselerator AI mungkin mengorbankan area (dan biaya) untuk mendapatkan frekuensi dan performa berkelanjutan, sambil tetap peduli pada daya karena listrik dan pendinginan mendominasi biaya operasional.

Yield: pengganda di balik biaya dan jadwal

Yield adalah proporsi die di wafer yang berfungsi dan memenuhi spesifikasi. Ini mempengaruhi:

• Biaya per unit: yield rendah berarti Anda membayar untuk banyak silikon yang tidak dapat digunakan.
• Jadwal: lebih banyak wafer yang harus dimulai untuk mendapatkan jumlah chip baik yang sama.
• Ketersediaan volume: bahkan dengan cukup alat, yield buruk membatasi bagian yang bisa dikirim.

Yield dibentuk oleh kepadatan defect (berapa banyak cacat acak muncul) dan variabilitas (seberapa konsisten perilaku transistor di seluruh wafer dan lot). Di awal hidup sebuah node, variabilitas biasanya lebih tinggi, yang dapat mengurangi bin frekuensi yang dapat digunakan atau memaksa tegangan konservatif.

Time-to-volume: kapan “tersedia” menjadi “dapat dikirim”

Pengumuman kurang penting daripada tanggal saat sebuah node secara konsisten memproduksi wafer in-spec dengan yield tinggi untuk banyak pelanggan. Node yang matang seringkali lebih dapat diprediksi; stabilitas node awal bisa berubah seiring proses, mask, dan aturan dikeraskan.

Design enablement: tuas tersembunyi

Bahkan dengan fisika silikon yang mirip, hasil bergantung pada design enablement: kualitas PDK, standard-cell dan library memori, IP yang tervalidasi, dan alur EDA yang sudah banyak ditempuh.

Enablement yang kuat mengurangi respin, memperbaiki timing/power closure, dan membantu tim mencapai volume lebih cepat—seringkali mempersempit kesenjangan dunia nyata antara foundry.

Ada paralel berguna di perangkat lunak: tim mengirim produk lebih cepat ketika “platform” menghilangkan gesekan. Alat seperti Koder.ai melakukan ini untuk pengembangan aplikasi dengan membiarkan tim membangun produk web, backend, dan mobile lewat chat (dengan planning mode, snapshot/rollback, deployment, dan ekspor kode sumber). Di silikon, enablement foundry memainkan peran serupa: lebih sedikit kejutan, lebih banyak repeatability.

Nama node vs teknologi nyata: apa yang berubah di bawah kap

“3nm”, “2nm”, dan label node serupa terdengar seperti ukuran fisik, tetapi sebagian besar adalah singkatan untuk generasi perbaikan proses. Setiap foundry memilih penamaannya sendiri, dan angka “nm” tidak lagi memetakan bersih ke satu ukuran fitur di chip.

Itulah mengapa bagian “N3” dari satu perusahaan dan “3nm” dari perusahaan lain bisa berbeda secara bermakna dalam kecepatan, daya, dan yield.

FinFET vs GAA: mengapa bentuk transistor penting

Selama bertahun-tahun, logika terdepan mengandalkan transistor FinFET—bayangkan sirip silikon vertikal yang dibungkus gerbang di tiga sisi. FinFET memperbaiki kontrol dan mengurangi kebocoran dibandingkan transistor planar yang lebih tua.

Langkah berikutnya adalah GAA (Gate-All-Around), di mana gerbang mengelilingi kanal lebih lengkap (sering diimplementasikan sebagai nanosheet). Secara teori, GAA dapat memberikan kontrol kebocoran yang lebih baik dan skala pada tegangan sangat rendah.

Dalam praktiknya, ini juga memperkenalkan kompleksitas manufaktur baru, tantangan tuning, dan risiko variabilitas—jadi “arsitektur lebih baru” tidak otomatis berarti hasil lebih baik untuk setiap chip.

SRAM dan interkoneksi: pembatas tersembunyi

Bahkan jika transistor logika berhasil diskalakan, produk nyata sering dibatasi oleh:

• Skala SRAM: cache tidak selalu mengecil semudah logika, sehingga area chip dan biaya mungkin tidak membaik sebesar yang dijanjikan nama node.
• Interkoneksi dan routing: saat kabel menjadi lebih tipis dan lebih rapat, resistansi dan kapasitansi bisa naik, merugikan kecepatan dan daya.

Kadang-kadang peningkatan performa lebih datang dari perbaikan metallisasi dan routing daripada transistor itu sendiri.

Densitas vs daya: pelanggan yang berbeda, “kemenangan” berbeda

Beberapa pembeli memprioritaskan densitas (lebih banyak komputasi per mm² untuk biaya dan throughput), sementara yang lain memprioritaskan efisiensi daya (masa pakai baterai, termal, dan performa berkelanjutan).

Sebuah node bisa tampak “unggul” di kertas namun menjadi kurang cocok jika keseimbangan PPA dunia nyatanya tidak sesuai dengan tujuan produk.

TSMC dalam praktik: kekuatan yang biasanya dibeli pelanggan

Ketika pelanggan menjelaskan mengapa mereka memilih TSMC, mereka jarang memulai dengan satu angka benchmark. Mereka berbicara tentang prediktabilitas: tanggal ketersediaan node yang tidak banyak bergeser, opsi proses yang tiba dengan lebih sedikit kejutan, dan ramp yang terasa “membosankan” dengan cara terbaik—artinya Anda bisa merencanakan siklus produk dan benar-benar memenuhinya.

Ramp yang dapat diprediksi plus ekosistem yang mengurangi gesekan

Bagian besar dari daya tarik TSMC adalah ekosistem sekitarnya. Banyak vendor IP, alur alat EDA, dan metodologi referensi disesuaikan pertama kali (atau paling menyeluruh) untuk PDK proses TSMC.

Dukungan luas itu menurunkan risiko integrasi, terutama bagi tim yang tidak bisa menanggung siklus debug panjang.

Pembelajaran yield, dukungan desain, dan keluasan packaging

TSMC juga sering dikreditkan dengan pembelajaran yield yang cepat setelah volume nyata dimulai. Bagi pelanggan, itu berarti lebih sedikit kuartal di mana setiap unit mahal dan pasokan terbatas.

Selain wafer, pembeli menunjuk ke “tambahan” praktis: layanan desain dan menu packaging yang dalam. Opsi packaging canggih (seperti pendekatan CoWoS/SoIC) penting karena banyak produk sekarang menang pada integrasi tingkat sistem, bukan hanya densitas transistor.

Trade-off: kapasitas dan siapa yang diprioritaskan

Sisi negatif menjadi pilihan default adalah kompetisi untuk kapasitas. Slot terdepan bisa ketat, dan alokasi mungkin memprioritaskan pelanggan terbesar dan berkomitmen lama—terutama saat ramp besar.

Perusahaan fabless kecil kadang harus merencanakan lebih awal, menerima jendela tapeout berbeda, atau menggunakan foundry kedua untuk bagian yang kurang kritis.

Mengapa banyak perusahaan menstandarkan pada satu foundry utama

Meskipun ada batasan ini, banyak tim fabless menstandarkan pada satu foundry utama karena itu menyederhanakan segalanya: blok IP yang dapat digunakan ulang, signoff yang dapat direproduksi, playbook DFM yang konsisten, dan hubungan pemasok yang meningkat setiap generasi.

Hasilnya adalah lebih sedikit hambatan organisasi—dan lebih percaya diri bahwa “cukup bagus di kertas” juga akan bagus di produksi.

Samsung Foundry dalam praktik: kekuatan dan kekhawatiran umum

Kisah Samsung Foundry erat terkait dengan Samsung Electronics sendiri: perusahaan yang merancang chip flagship mobile, memproduksi memori kelas atas, dan menguasai bagian besar rantai manufaktur.

Integrasi vertikal itu bisa menerjemah menjadi keuntungan praktis—koordinasi erat antara kebutuhan desain dan eksekusi pabrik, serta kemampuan membuat investasi modal besar jangka panjang ketika kasus bisnisnya strategis, bukan hanya transaksional.

Di mana pengalaman Samsung membantu

Sedikit perusahaan berada di persimpangan manufaktur memori volume tinggi dan logika terdepan. Mengoperasikan operasi DRAM dan NAND yang besar membangun otot mendalam dalam kontrol proses, otomasi pabrik, dan disiplin biaya.

Meskipun memori dan logika berbeda, budaya “manufaktur pada skala” itu bisa berharga ketika node maju harus bergerak dari performa lab ke produksi throughput tinggi yang dapat diulang.

Samsung juga menawarkan portofolio luas di luar node unggulan: node matang, RF, dan proses khusus yang bisa sama pentingnya dengan debat “3nm vs 3nm” untuk produk nyata.

Kekhawatiran pembeli yang umum

Pembeli yang mengevaluasi Samsung Foundry seringkali fokus kurang pada klaim PPA puncak dan lebih pada prediktabilitas operasional:

• Kepercayaan ramp: seberapa andal timeline produksi volume dipertahankan.
• Konsistensi antar node: apakah pembelajaran diterjemahkan bersih dari satu generasi ke generasi berikutnya.
• Kematangan yield: laju perbaikan yield awal menjadi stabil dan cost-effective.

Kekhawatiran ini bukan berarti Samsung tidak bisa mengirim—mereka berarti pelanggan mungkin merencanakan dengan buffer lebih lebar dan usaha validasi lebih banyak.

Saat Samsung menjadi pilihan kuat

Samsung bisa menarik sebagai second-source strategis untuk mengurangi risiko ketergantungan, terutama untuk produk volume tinggi di mana kontinuitas pasokan sama pentingnya dengan sedikit keunggulan efisiensi.

Samsung juga cocok jika tim Anda sudah selaras dengan ekosistem IP dan alur desain Samsung (PDK, library, opsi packaging), atau ketika produk mendapat manfaat dari portofolio perangkat Samsung yang lebih luas dan komitmen kapasitas jangka panjang.

Eksekusi EUV: mengapa alat perlu tapi tidak cukup

Litografi EUV adalah penggerak utama yang membuat chip “kelas 3nm” modern menjadi mungkin. Pada dimensi ini, teknik deep-UV yang lebih tua sering memerlukan multi-patterning berat—membagi satu lapisan menjadi beberapa eksposur dan etsa.

EUV dapat menggantikan sebagian kompleksitas itu dengan lebih sedikit langkah pemodelan, yang biasanya berarti lebih sedikit masker, lebih sedikit kesempatan pergeseran yang salah, dan definisi fitur yang lebih bersih.

Mengapa “memiliki EUV” bukan sama dengan memimpin dengan EUV

Baik TSMC maupun Samsung Foundry memiliki scanner EUV, tetapi kepemimpinan adalah tentang seberapa konsisten Anda bisa mengubah alat itu menjadi wafer dengan yield tinggi.

EUV sensitif terhadap variasi kecil (dose, fokus, kimia resist, kontaminasi), dan cacat yang dihasilkannya bisa bersifat probabilistik daripada jelas. Pemenang biasanya tim yang:

• menjaga uptime alat tinggi dan downtime dapat diprediksi
• men-tune proses lapis demi lapis dengan kontrol statistik ketat
• menghubungkan litografi ke metrologi dan inspeksi cacat cukup cepat untuk belajar dengan cepat

Ketersediaan alat, uptime, dan tuning menentukan siklus waktu

Alat EUV langka dan mahal, dan throughput satu alat bisa menjadi bottleneck untuk seluruh node.

Saat uptime lebih rendah atau tingkat rework naik, wafer menghabiskan lebih lama di antrean pabrik. Waktu siklus yang lebih lama memperlambat pembelajaran yield karena butuh lebih banyak waktu kalender untuk melihat apakah suatu perubahan membantu.

Bagaimana EUV mengubah yield—dan biaya

Lebih sedikit masker dan langkah bisa mengurangi biaya variabel, tetapi EUV menambahkan biaya sendiri: waktu scanner, pemeliharaan, dan kontrol proses yang lebih ketat.

Eksekusi EUV yang efisien adalah kemenangan ganda: yield lebih baik (lebih banyak die baik per wafer) dan pembelajaran lebih cepat, yang bersama-sama menurunkan biaya nyata tiap chip yang dapat dikirim.

Ramp dan timeline: bagaimana kepemimpinan tampak pada pengiriman chip

Kepemimpinan proses tidak dibuktikan oleh slide deck—itu terlihat saat produk nyata dikirim tepat waktu, pada performa target, dan dalam jumlah bermakna.

Itulah mengapa bahasa “ramp” penting: itu menggambarkan transisi berantakan dari proses menjanjikan menjadi alur pabrik yang dapat diandalkan.

Fase ramp tipikal (dan apa yang mereka sinyalkan)

Kebanyakan node terdepan bergerak melalui tiga fase luas:

• Risk production: wafer awal dijalankan pada proses hampir final. Pelanggan menggunakan ini untuk memvalidasi fungsi dasar dan mendapatkan pembacaan awal tren yield.
• Qualification: fab dan pelanggan mengunci window proses, target reliabilitas, dan alur tes. Di sini kejutan menyakitkan muncul (variasi, defectivity, electromigration, dll.).
• Volume production: output menjadi cukup prediktabel sehingga tim produk dapat merencanakan peluncuran, mengalokasikan pasokan, dan berkomitmen pada packaging serta logistik hilir.

Apa arti “high volume manufacturing” sebenarnya

“HVM” bisa berarti berbeda tergantung pasar:

• Untuk mobile, HVM sering berarti wafer start yang sangat besar, jadwal ketat, dan fluktuasi musiman yang cepat.
• Untuk HPC/AI, HVM mungkin jumlah unit lebih rendah tapi tetap menuntut—die besar, kapasitas packaging canggih, dan ketersediaan yang stabil sama pentingnya dengan volume wafer mentah.
• Untuk otomotif, HVM tak terpisahkan dari siklus kualifikasi panjang dan pasokan yang konsisten bertahun-tahun.

Bagaimana pelanggan membaca timeline—dari tape-out sampai pengiriman

Pelanggan memperhatikan waktu antara tape-out → first silicon → validated stepping → product shipments.

Lebih singkat tidak selalu lebih baik (tergesa-gesa bisa berbalik merugikan), tapi jarak yang lama sering memberi petunjuk tentang masalah yield, reliabilitas, atau gesekan ekosistem desain.

Indikator publik yang bisa diikuti (tanpa overinterpretasi)

Anda tidak bisa melihat grafik yield internal, tetapi Anda bisa memperhatikan:

• Pengunduran peluncuran produk yang berulang terkait “kesiapan silikon”
• Apakah beberapa pelanggan tak terkait mengirim di node yang sama
• Perluasan kapasitas dan packaging yang sesuai dengan klaim timing ramp
• Pernyataan jelas tentang target PPA dan aturan desain yang tetap stabil dari waktu ke waktu

Dalam praktiknya, foundry yang mengubah kemenangan awal menjadi pengiriman konsisten memperoleh kredibilitas—dan kredibilitas itu bisa lebih bernilai daripada sedikit keunggulan PPA.

Packaging dan chiplet: medan perang baru di luar node

Node yang “lebih baik” tidak lagi menjamin produk yang lebih baik. Saat chip terbagi menjadi beberapa die (chiplet) dan menumpuk memori di samping compute, packaging canggih menjadi bagian dari cerita performa dan pasokan, bukan pemikiran tambahan.

Mengapa packaging kini mempengaruhi performa

Prosesor modern sering menggabungkan ubin silikon berbeda (CPU, GPU, I/O, cache) yang dibuat pada proses berbeda, lalu menghubungkannya dengan interkoneksi padat.

Pilihan packaging mempengaruhi latensi, daya, dan frekuensi maksimum—karena jarak dan kualitas koneksi itu hampir sama pentingnya dengan kecepatan transistor.

Apa yang dibutuhkan pembeli: chiplet, HBM, dan termal

Untuk akselerator AI dan GPU kelas atas, bill of materials packaging sering mencakup:

• Integrasi chiplet: link pitch-halus yang berperilaku lebih seperti kabel pada chip daripada paket tradisional.
• Integrasi HBM: menempatkan tumpukan High-Bandwidth Memory dekat dengan die compute untuk menghindari bottleneck bandwidth.
• Manajemen termal: lebih banyak watt di area lebih kecil berarti packaging harus membantu memindahkan panas, bukan menjebaknya.

Ini bukan sekadar “nice-to-have.” Die compute yang hebat dipasangkan dengan solusi termal atau interkoneksi lemah bisa kehilangan performa dunia nyata, atau memerlukan target daya yang lebih rendah.

Kapasitas packaging bisa menjadi bottleneck pengiriman

Bahkan ketika yield wafer meningkat, yield dan kapasitas packaging dapat menjadi faktor pembatas—terutama untuk perangkat AI besar yang membutuhkan beberapa tumpukan HBM dan substrat kompleks.

Jika pemasok tidak bisa menyediakan slot packaging canggih yang cukup, atau jika paket multi-die memiliki yield perakitan yang buruk, pelanggan bisa menghadapi keterlambatan ramp dan volume yang terbatas.

Pertanyaan yang ditanyakan pembeli ke foundry sekarang

Saat mengevaluasi TSMC vs Samsung Foundry, pembeli semakin menanyakan pertanyaan yang berfokus pada packaging seperti:

• Siapa yang memegang tanggung jawab end-to-end (wafer → package → test) jika ada yang gagal?
• Bagaimana known-good-die, perakitan paket, dan tes final dikoordinasikan?
• Bisakah foundry mengamankan rantai penuh: substrat, sinkronisasi pasokan HBM, dan logistik?

Dalam praktiknya, kepemimpinan node dan kepercayaan pelanggan meluas melampaui silikon: termasuk kemampuan mengirim paket lengkap dengan yield tinggi pada skala.

Kepercayaan pelanggan: mengapa itu bisa mengalahkan selisih PPA kecil

Keunggulan PPA 1–3% tampak menentukan di slide. Bagi banyak pembeli, tidak demikian.

Ketika peluncuran produk terkait dengan jendela sempit, eksekusi yang dapat diprediksi bisa bernilai lebih daripada sedikit target density atau frekuensi.

Apa yang “dibeli” oleh kepercayaan

Kepercayaan bukan perasaan kabur—itu bundel jaminan praktis:

• Perlindungan IP dan kerahasiaan: kontrol ketat pada data desain, set masker, dan roadmap pelanggan. Satu kebocoran bisa menghapus keunggulan kompetitif bertahun-tahun.
• Hasil yang dapat direproduksi: jika Anda tape-out chip serupa tahun lalu, Anda ingin yang berikutnya berperilaku serupa—aturan yang sama, perilaku corner yang sama, lebih sedikit kejutan.
• Pemecahan masalah yang transparan: saat yield turun atau batas parametrik muncul terlambat, Anda butuh kerja root-cause cepat dan timeline yang jujur.

Hubungan penting karena silikon adalah layanan

Manufaktur terdepan bukan komoditas. Kualitas dukungan engineering, kejelasan dokumentasi, dan kekuatan jalur eskalasi dapat menentukan apakah sebuah isu memakan waktu dua hari atau dua bulan.

Pelanggan jangka panjang sering menghargai:

• Pembaruan PDK yang stabil dan notifikasi perubahan
• Akses cepat ke ahli proses (bukan hanya sistem ticket)
• Riwayat ramp “tanpa drama” dari risk ke volume

Multi-sourcing: pintar di atas kertas, sulit di lapangan

Perusahaan mencoba mengurangi ketergantungan dengan mengkualifikasi foundry kedua. Pada node maju, itu mahal dan lambat: aturan desain berbeda, ketersediaan IP berbeda, dan pada dasarnya menjadi port kedua dari chip.

Banyak tim akhirnya melakukan dual-sourcing hanya pada node matang atau untuk bagian yang kurang kritis.

Daftar periksa kecocokan foundry (di luar spesifikasi utama)

Tanyakan ini sebelum berkomitmen:

• Seberapa sering aturan desain berubah, dan seberapa mengganggu pembaruan itu?
• Berapa turnaround tipikal untuk eskalasi yield/FA?
• Apakah IP yang dibutuhkan (SRAM, PHY, alur EDA) terbukti dalam volume?
• Seberapa dapat diprediksi jadwal dari tapeout ke kualifikasi ke ramp?
• Perlindungan kontraktual dan teknis apa yang menjaga data Anda?

Jika jawaban-jawaban ini kuat, selisih PPA kecil sering berhenti menjadi faktor penentu.

Biaya, penetapan harga, dan ekonomi nyata dari die yang baik

Kutipan foundry biasanya dimulai dengan harga per wafer, tetapi angka itu hanya baris pertama. Yang sebenarnya dibayar pembeli adalah chip bagus yang dikirim tepat waktu, dan beberapa faktor menentukan apakah opsi “lebih murah” tetap murah.

Apa yang mendorong harga wafer

Harga wafer naik saat node semakin baru dan kompleks. Tuas besar adalah:

• Kematangan node: di awal hidup node, proses masih disetel, dan harga mencerminkan investasi itu.
• Yield: jika lebih sedikit die yang bisa digunakan per wafer, tiap chip yang berfungsi biayanya lebih besar.
• Set masker: node maju memerlukan lebih banyak (dan lebih mahal) masker; satu set lengkap bisa menjadi biaya di muka yang besar.
• Tambahan packaging: packaging canggih, interposer, atau integrasi chiplet bisa menyaingi biaya wafer, terutama untuk bagian kelas atas.

Total cost of ownership (TCO): di mana anggaran benar-benar bergerak

TCO sering kali membalikkan banyak perbandingan. Desain yang membutuhkan lebih sedikit respin (tape-out) menghemat bukan hanya biaya masker, tetapi juga berbulan-bulan waktu engineering.

Demikian pula, keterlambatan jadwal bisa lebih mahal daripada diskon wafer mana pun—melewatkan jendela produk bisa berarti pendapatan hilang, inventaris ekstra, atau peluncuran platform tertunda.

Upaya engineering juga penting: jika mencapai clock atau target daya memerlukan tuning berat, validasi ekstra, atau solusi sementara, biaya itu muncul dalam tenaga kerja dan waktu.

Komitmen volume dan reservasi kapasitas

Pada leading edge, pembeli sering membayar untuk reservasi kapasitas—komitmen yang memastikan wafer tersedia saat produk ramp. Dalam istilah sederhana, ini seperti memesan kursi manufaktur lebih awal.

Trade-off-nya adalah fleksibilitas: komitmen lebih kuat bisa berarti akses lebih baik, tetapi ruang untuk mengubah volume lebih kecil.

Saat “lebih murah per wafer” justru lebih mahal per die baik

Jika satu opsi menawarkan harga wafer lebih rendah tetapi yield lebih rendah, variabilitas lebih tinggi, atau peluang respin lebih besar, biaya per die baik akhirnya bisa lebih tinggi.

Itulah sebabnya tim pengadaan semakin memodelkan skenario: Berapa banyak chip jual yang kita dapat per bulan pada spesifikasi target, dan apa jadinya jika kita mundur satu kuartal? Kesepakatan terbaik adalah yang bertahan dari jawaban itu.

Rantai pasok dan risiko geopolitik: apa yang direncanakan pembeli

Saat perusahaan memilih foundry terdepan, mereka tidak hanya memilih transistor—mereka memilih di mana produk paling berharga akan dibuat, dikirim, dan kemungkinan tertunda.

Itu membuat risiko konsentrasi menjadi topik level dewan: terlalu banyak kapasitas kritis di satu geografi bisa mengubah gangguan regional menjadi kekurangan produk global.

Geopolitik, konsentrasi, dan “titik kegagalan tunggal”

Sebagian besar volume terdepan terkonsentrasi di sejumlah kecil situs. Pembeli khawatir tentang peristiwa yang tidak ada hubungannya dengan engineering: ketegangan lintas selat, kebijakan perdagangan yang berubah, sanksi, penutupan pelabuhan, dan bahkan pembatasan visa atau logistik yang memperlambat instalasi dan pemeliharaan.

Mereka juga merencanakan isu sehari-hari namun nyata—gempa bumi, badai, gangguan listrik, dan keterbatasan air—karena fab maju adalah sistem yang disetel rapat. Gangguan singkat dapat bergelombang menjadi jendela peluncuran yang terlewat.

Perluasan kapasitas dan pemulihan bencana

Pengumuman kapasitas penting, tetapi redundansi juga penting: beberapa fab yang disertifikasi untuk proses yang sama, utilitas cadangan, dan kemampuan yang terbukti untuk memulihkan operasi dengan cepat.

Pelanggan semakin menanyakan playbook pemulihan bencana, diversifikasi regional packaging dan test, dan seberapa cepat foundry dapat mengalihkan lot saat sebuah situs turun.

Kontrol ekspor dan ketidakpastian pasokan peralatan

Produksi node maju bergantung pada rantai peralatan panjang (scanner EUV, deposition, etch) dan bahan khusus. Kontrol ekspor dapat membatasi ke mana alat dapat dikirim, apa yang bisa diservis, atau pelanggan mana yang dapat dilayani. Bahkan ketika fab beroperasi normal, keterlambatan dalam pengiriman alat, suku cadang, atau upgrade dapat memperlambat ramp dan mengurangi kapasitas yang tersedia.

Cara praktis pembeli mengurangi risiko

Perusahaan biasanya menggabungkan beberapa pendekatan:

• Portabilitas desain: menjaga IP dan alur kompatibel lintas foundry bila memungkinkan, sehingga perpindahan di masa depan tidak memerlukan desain ulang penuh.
• Second sources: mengkualifikasi setidaknya satu alternatif node, proses, atau opsi paket—meskipun tidak identik.
• Packaging/test multi-region: memisahkan risiko wafer fab dari perakitan untuk menghindari satu titik choke.
• Buffer dan kontrak: forecasting lead-time lebih panjang, inventaris strategis, dan syarat prioritas/penalti yang jelas.

Tak satu pun dari ini menghilangkan risiko, tetapi mengubah ketergantungan “taruhan perusahaan” menjadi rencana yang dikelola.

Menatap ke depan: era 2nm dan siapa yang memproduksi masa depan

“2nm” kurang berupa penyusutan tunggal dan lebih berupa bundel perubahan yang harus datang bersama.

Apa yang biasanya tersirat oleh roadmap 2nm

Kebanyakan rencana 2nm mengasumsikan struktur transistor baru (biasanya gate-all-around / nanosheet) untuk mengurangi kebocoran dan meningkatkan kontrol pada tegangan rendah.

Mereka juga semakin bergantung pada penyediaan daya dari belakang (backside power delivery) untuk membebaskan ruang routing sinyal, ditambah bahan interkoneksi baru dan aturan desain untuk mencegah kabel menjadi pembatas utama.

Dengan kata lain: nama node adalah singkatan untuk transistor + power + wiring, bukan hanya langkah litografi yang lebih ketat.

Kredibilitas adalah eksekusi + ekosistem, bukan hanya slide

Pengumuman 2nm penting hanya jika foundry bisa (1) mencapai yield yang dapat diulang, (2) mengirim PDK stabil dan alur signoff cukup awal untuk pelanggan mendesain, dan (3) menyiapkan packaging, test, dan kapasitas sehingga produk volume benar-benar dapat dikirim.

Roadmap terbaik adalah yang bertahan dari tape-out pelanggan nyata, bukan demo internal.

Permintaan AI dan batasan energi akan mengarahkan prioritas

AI mendorong chip ke ukuran die besar, chiplet, dan bandwidth memori—sementara batasan energi mendorong prioritas ke keuntungan efisiensi dibanding frekuensi mentah.

Itu membuat penyediaan daya, termal, dan packaging canggih sama pentingnya dengan densitas transistor. Harapkan keputusan “node terbaik” juga memasukkan opsi packaging dan efisiensi daya per watt pada beban kerja nyata.

Kerangka keputusan praktis

Tim yang memprioritaskan prediktabilitas volume tinggi yang terbukti, kesiapan EDA/IP yang dalam, dan risiko jadwal rendah cenderung memilih TSMC—meskipun biayanya lebih tinggi.

Tim yang menghargai harga kompetitif, bersedia mengkooptimalkan desain dengan foundry, atau ingin strategi second-source sering mengevaluasi Samsung Foundry—terutama ketika waktu menuju kontrak dan diversifikasi strategis sama pentingnya dengan PPA puncak.

Dalam kedua kasus, organisasi pemenang cenderung menstandarkan eksekusi internal mereka juga: perencanaan jelas, iterasi cepat, dan rollback ketika asumsi runtuh. Pola operasional yang sama ini adalah alasan tim pengembangan modern mengadopsi platform seperti Koder.ai untuk vibe-coding aplikasi end-to-end (React di web, Go + PostgreSQL di backend, Flutter untuk mobile) dengan deployment dan hosting bawaan—karena iterasi yang lebih cepat hanya berharga ketika tetap dapat diprediksi.