13 ਦਸੰ 2025·8 ਮਿੰਟ
TSMC ਅਤੇ ਫਾਊਂਡਰੀ ਮਾਡਲ: ਗਲੋਬਲ ਟੈਕ ਦੇ ਪਿੱਛੇ ਰੁਕਾਵਟ
ਕਿਉਂ TSMC ਆਗੂ ਚਿਪਾਂ ਲਈ ਨਿਰਭਰਤਾ ਦਾ ਮੁੱਖ ਗਰੁੱਤਵ ਬਣਿਆ, ਫਾਊਂਡਰੀ ਮਾਡਲ ਕਿਵੇਂ ਕੰਮ ਕਰਦਾ ਹੈ, ਅਤੇ ਸਰਕਾਰਾਂ ਤੇ ਕੰਪਨੀਆਂ ਖ਼ਤਰੇ ਘਟਾਉਣ ਲਈ ਕੀ ਕਰ ਰਹੀਆਂ ਹਨ।
ਕਿਉਂ TSMC ਆਗੂ ਚਿਪਾਂ ਲਈ ਨਿਰਭਰਤਾ ਦਾ ਮੁੱਖ ਗਰੁੱਤਵ ਬਣਿਆ, ਫਾਊਂਡਰੀ ਮਾਡਲ ਕਿਵੇਂ ਕੰਮ ਕਰਦਾ ਹੈ, ਅਤੇ ਸਰਕਾਰਾਂ ਤੇ ਕੰਪਨੀਆਂ ਖ਼ਤਰੇ ਘਟਾਉਣ ਲਈ ਕੀ ਕਰ ਰਹੀਆਂ ਹਨ।
TSMC ਇੱਕ ਗਿੱਟ-ਚਿੱਟ ਨਾਮ ਨਹੀਂ ਹੈ, ਫਿਰ ਵੀ ਇਹ ਹਰ ਰੋਜ਼ ਉਹਨਾਂ ਉਤਪਾਦਾਂ ਅਤੇ ਸੇਵਾਵਾਂ ਦੇ ਪਿੱਛੇ ਖਾਮੋਸ਼ੀ ਨਾਲ ਬੈਠਾ ਹੈ ਜਿਨ੍ਹਾਂ 'ਤੇ ਲੋਕ ਨਿਰਭਰ ਕਰਦੇ ਹਨ। ਜੇ ਤੁਸੀਂ ਹਾਲੀਆ ਸਮਾਰਟਫੋਨ ਵਰਤੇ ਹਨ, ਕਿਸੇ ਕਾਰ ਵਿੱਚ ਉਦਾਰ ਡਰਾਈਵਰ-ਅਸਿਸਟੈਂਸ ਫੀਚਰ ਖਰੀਦੇ ਹਨ, ਵੀਡੀਓ ਸਟ੍ਰੀਮ ਕੀਤੀ, ਇੱਕ AI ਮਾਡਲ ਟ੍ਰੇਨ ਕੀਤਾ, ਜਾਂ ਕਲਾਉਡ ਸਾਫਟਵੇਅਰ 'ਤੇ ਕਾਰੋਬਾਰ ਚਲਾਇਆ—ਤਾਂ ਸੰਭਵ ਹੈ ਕਿ ਤੁਸੀਂ ਉਹਨਾਂ ਚਿਪਾਂ ਤੋਂ ਲਾਭ ਉਠਾਇਆ ਜੋ ਅਕਸਰ TSMC ਨੇ ਨਿਰਮਾਣ ਕੀਤੀਆਂ ਹੁੰਦੀਆਂ ਹਨ।
ਇੱਕ ਸਟ੍ਰੈਟਜਿਕ ਬੋਤਲਨੇਕ ਉਨ੍ਹਾਂ ਨੁਕਤਿਆਂ ਵਿੱਚੋਂ ਇੱਕ ਹੈ ਜਿੱਥੇ ਸਮਰੱਥਾ ਸੀਮਿਤ ਹੁੰਦੀ ਹੈ, ਵਿਕਲਪ ਘੱਟ ਹੁੰਦੇ ਹਨ, ਅਤੇ ਦੇਰੀਆਂ ਬਾਹਰਲੇ ਹਿੱਸਿਆਂ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਦੀਆਂ ਹਨ। ਇੱਕ ਸ਼ਹਿਰ ਵਿੱਚ ਦਾਖਲ होने ਵਾਲੇ ਸਿਰਫ਼ ਇਕ ਪੂਲ ਦੀ ਤਰ੍ਹਾਂ ਸੋਚੋ: ਹੋਰ ਸਭ ਕੁਝ ਠੀਕ ਹੋਣ ਦੇ ਬਾਵਜੂਦ, ਟ੍ਰੈਫਿਕ ਉਸ ਇੱਕ ਜਗ੍ਹਾ 'ਤੇ ਰੁਕ ਜਾਂਦੀ ਹੈ।
TSMC ਅਡਵਾਂਸਡ ਚਿਪਾਂ ਲਈ ਉਸ ਪੂਲ ਵਰਗੀ ਹੀ ਜਗ੍ਹਾ ਹੈ। ਕਈ ਕੰਪਨੀਆਂ ਚਿਪ ਡਿਜ਼ਾਈਨ ਕਰ ਸਕਦੀਆਂ ਹਨ (Apple, NVIDIA, AMD, Qualcomm ਅਤੇ ਹਜ਼ਾਰਾਂ ਹੋਰ)। ਹੋਰੋ ਘੱਟ ਹੀ ਉਹ ਹਨ ਜੋ ਸਭ ਤੋਂ ਅਡਵਾਂਸਡ “ਨੋਡਸ” 'ਤੇ ਉੱਚ ਯੀਲਡ, ਉੱਚ ਵਾਲਿਊਮ ਅਤੇ ਲਗਾਤਾਰ ਗੁਣਵੱਤਾ ਨਾਲ ਨਿਰਮਾਣ ਕਰ ਸਕਦੇ ਹਨ। ਜਦੋਂ ਦੁਨੀਆ ਉੱਚ-ਸੰਪੂਰਣ ਚਿਪਾਂ ਦੀ ਮੰਗ ਕਰਦੀ ਹੈ ਅਤੇ ਫੈਕਟਰੀ ਸਮਰੱਥਾ ਘੱਟ ਹੁੰਦੀ ਹੈ, ਤਾਂ ਰੁਕਾਵਟ ਰਚਨਾ ਨਹੀਂ—ਉਤਪਾਦਨ ਸਲਾਟਸ ਹੁੰਦੇ ਹਨ।
ਆਧੁਨਿਕ ਉਤਪਾਦ ਅਮੂਮਨ “ਚਿਪਾਂ ਦੇ ਸਿਸਟਮ” ਹੁੰਦੇ ਹਨ। ਫੋਨ ਦੀ ਨਿਰਭਰਤਾ ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਪ੍ਰੋਸੈਸਰ ਅਤੇ ਰੇਡੀਓ ਚਿਪਾਂ ਤੇ ਹੁੰਦੀ ਹੈ। ਕਾਰਾਂ ਤੇਜ਼ੀ ਨਾਲ ਮਾਈਕ੍ਰੋਕਂਟਰੋਲਰ, ਪਾਵਰ ਚਿਪ, ਸੈੰਸਰ ਅਤੇ AI ਐਕਸਲੇਰੇਟਰਾਂ 'ਤੇ ਨਿਰਭਰ ਹੋ ਰਹੀਆਂ ਹਨ। ਕਲਾਉਡ ਡੇਟਾ ਸੈਂਟਰ ਹਮੇਸ਼ਾਂ ਨਵੇਂ CPU/GPUs ਤਿਆਰ ਕਰਕੇ ਹੀ ਸਕੇਲ ਕਰ ਸਕਦੇ ਹਨ। AI ਦੀ ਪ੍ਰਗਤੀ ਨਵੇਂ ਤੇਜ਼ ਐਕਸਲੇਰੇਟਰਾਂ ਤੱਕ ਪਹੁੰਚ ਨਾਲ ਗੂੜ੍ਹੀ ਤਰ੍ਹਾਂ ਜੁੜੀ ਹੋਈ ਹੈ—ਕਿਉਂਕਿ ਸਾਫਟਵੇਅਰ ਸੁਧਾਰਾਂ ਨੂੰ ਦੌੜਾਉਣ ਲਈ ਹਾਰਡਵੇਅਰ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।
ਇਹ ਇੱਕ ਬਿਜ਼ਨਸ-ਮਾਡਲ ਅਤੇ ਸਪਲਾਈ-ਚੇਨ ਕਹਾਣੀ ਹੈ, ਭੌਤਿਕ-ਵਿਗਿਆਨ ਦੀ ਗહਿਰਾਈ ਵਿੱਚ ਨਹੀਂ। ਅਸੀਂ ਇਸ ਗੱਲ 'ਤੇ ਧਿਆਨ ਦੇਵਾਂਗੇ ਕਿ ਕੌਣ ਕੀ ਬਣਾਉਂਦਾ ਹੈ, ਨਿਰਮਾਣ ਕਿਉਂ ਦੁਹਰਾਉਣਾ ਮੁਸ਼ਕਲ ਹੈ, ਅਤੇ ਕੇਂਦ੍ਰੀਕਰਨ ਨੇ ਕਿਵੇਂ ਲੈਵਰੇਜ਼ ਬਣਾਇਆ।
ਸਾਥ ਹੀ, ਅਸੀਂ ਚਾਰ ਪ੍ਰਯੋਗਿਕ ਸਵਾਲਾਂ ਦੇ ਜਵਾਬ ਦਿਆਂਗੇ: ਕਿਉਂ ਖਾਸ ਤੌਰ 'ਤੇ TSMC? ਇਹ ਸਮੱਸਿਆ ਹੁਣ ਹੋਰ ਤਰ੍ਹਾਂ ਤੁਰਤ ਹੈ ਕਿਉਂ? ਡਿਜ਼ਾਈਨ ਅਤੇ ਵਾਫਰਾਂ ਦਰਮਿਆਨ ਅਸਲ ਰੁਕਾਵਟ ਕਿੱਥੇ ਆਉਂਦੀਆਂ ਹਨ? ਅਤੇ ਕੀ ਹਕੀਕਤ ਵਿੱਚ ਬਦਲ ਸਕਦਾ ਹੈ—ਨਵੇਂ ਫੈਬ, ਨੀਤੀਆਂ (ਜਿਵੇਂ CHIPS Act), ਜਾਂ ਕੰਪਨੀਆਂ ਦੀ ਚਿਪ ਸੂਤਰ-ਕ੍ਰਮ ਵਿੱਚ ਬਦਲਾਅ?
A ਸੈਮੀਕੰਡਕਟਰ ਫਾਊਂਡਰੀ ਉਹ ਕੰਪਨੀ ਹੈ ਜੋ ਹੋਰ ਕੰਪਨੀਆਂ ਲਈ ਚਿਪਾਂ ਦਾ ਨਿਰਮਾਣ ਕਰਦੀ ਹੈ। ਇਸਨੂੰ ਇਕ ਉੱਚ-ਗੁਣਵੱਤਾ ਵਾਲੀ ਫੈਕਟਰੀ ਵਰਗੇ ਸੋਚੋ ਜੋ ਕਰੋੜਾਂ ਸਮਾਨ ਇੱਕੋ-ਜਿਹੇ, ਬਹੁਤ-ਨੂੰਕਸਾਨ-ਹੀਨ ਉਤਪਾਦ ਉਤਪਾਦਨ ਕਰ ਸਕਦੀ ਹੈ—ਪਰ ਉਤਪਾਦ ਨੰਨੇ ਸਰਕਿਟ ਹਨ।
A ਫੈਬਲੈਸ ਕੰਪਨੀ ਚਿਪ ਡਿਜ਼ਾਈਨ ਕਰਦੀ ਹੈ ਪਰ ਫੈਕਟਰੀ ("fab") ਦਾ ਮਾਲਕ ਨਹੀਂ ਹੁੰਦੀ। ਉਦਾਹਰਨ ਲਈ, Apple A-series ਅਤੇ M-series ਚਿਪਾਂ ਡਿਜ਼ਾਈਨ ਕਰਦਾ ਹੈ, ਅਤੇ NVIDIA GPUs ਡਿਜ਼ਾਈਨ ਕਰਦੀ ਹੈ, ਪਰ ਉਹ ਆਮ ਤੌਰ 'ਤੇ ਨਿਰਮਾਣ ਲਈ ਇੱਕ ਫਾਊਂਡਰੀ ਨੂੰ ਹਾਇਰ ਕਰਦੀਆਂ ਹਨ।
A IDM (Integrated Device Manufacturer) ਦੋਹਾਂ ਡਿਜ਼ਾਈਨ ਅਤੇ ਨਿਰਮਾਣ ਇਕ ਛੱਪੜ ਹੇਠਾਂ ਕਰਦਾ ਹੈ। Intel ਇਸਦਾ ਮਿਸਾਲ ਹੈ: ਇਸਨੇ ਇਤਿਹਾਸਿਕ ਤੌਰ 'ਤੇ ਕਈ CPUs ਡਿਜ਼ਾਈਨ ਕੀਤੇ ਅਤੇ ਆਪਣੇ ਫੈਬਾਂ ਵਿੱਚ ਨਿਰਮਾਣ ਕੀਤਾ।
ਜਦੋਂ ਡਿਜ਼ਾਈਨ ਅਤੇ ਨਿਰਮਾਣ ਵੱਖ ਹੋ ਗਏ, ਤਾਂ ਚਿਪ ਡਿਜ਼ਾਈਨਰ ਲਾਗਤਵਾਲੀਆਂ ਫੈਕਟਰੀਆਂ ਬਣਾਉਣ ਜਾਂ ਅੱਪਗਰੇਡ ਕਰਨ ਦੇ ਬੋਝ ਤੋਂ ਬਿਨਾਂ ਪ੍ਰਦਰਸ਼ਨ, ਪਾਵਰ ਕੁਸ਼ਲਤਾ, ਅਤੇ ਫੀਚਰਾਂ 'ਤੇ ਧਿਆਨ ਕੇਂਦਰਤ ਕਰ ਸਕਦੇ ਸਨ। ਇੱਕੋ-ਤਾਂ, ਫਾਊਂਡਰੀਜ਼ ਸਭ ਤੋਂ ਮੁਸ਼ਕਲ ਹਿੱਸੇ—ਬਹੁਤ ਛੋਟੇ, ਖ਼ਰਾਬੀ-ਮੁਕਤ ਪੈਟਰਨ ਨੂੰ ਵੱਡੇ ਪੈਮਾਨੇ 'ਤੇ ਲਗਾਤਾਰ ਉਤਪਾਦਨ ਕਰਨ—ਤੇ ਫੋਕਸ ਕਰ ਸਕਦੀਆਂ ਸਨ।
ਇਹ ਮਹਾਰਤ ਨੇ ਨਵੋਨਮ ਵਿੱਚ ਤੇਜ਼ੀ ਨੂੰ ਵਧਾਇਆ ਕਿਉਂਕਿ ਵਧੇਰੇ ਕੰਪਨੀਆਂ ਚਿਪ ਡਿਜ਼ਾਈਨ 'ਚ ਦਾਖਲ ਹੋ ਸਕਦੀਆਂ ਸਨ ਅਤੇ ਉਹ ਇਕੋ ਨਿਰਮਾਤੀ ਪਲੇਟਫਾਰਮ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਤੇਜ਼ੀ ਨਾਲ ਇਤਰੈਟ ਕਰ ਸਕਦੀਆਂ ਸਨ।
ਇੱਕ ਆਗੂ-ਨੋਡ ਫੈਬ ਚਲਾਉਣਾ ਨਿਰੰਤਰ ਮਹਿੰਗੇ ਅਪਗਰੇਡਾਂ, ਪ੍ਰੋਸੈਸ ਟਿਊਨਿੰਗ, ਅਤੇ ਉੱਚ-ਵਾਲਿਊਮ ਉਤਪਾਦਨ ਦਾ ਚੱਕਰ ਹੈ। ਫਾਊਂਡਰੀਜ਼ ਇਹ ਖ਼ਰਚ ਬਹੁਤ ਸਾਰਿਆਂ ਗ੍ਰਾਹਕਾਂ 'ਤੇ ਵੰਡ ਦਿੰਦੀਆਂ ਹਨ, ਇਸ ਲਈ ਉਹਨਾਂ ਦਾ ਬਿਜ਼ਨਸ ਮਾਡਲ ਕੁਦਰਤੀ ਤੌਰ 'ਤੇ ਪੈਮਾਨੇ ਅਤੇ ਨਿਰਮਾਣ ਤੇ ਧਿਆਨ ਨੂੰ ਇਨਾਮ ਦਿੰਦਾ ਹੈ।
TSMC ਸਭ ਤੋਂ ਜਾਣਿਆ-ਪਛਾਣਿਆ pure-play ਫਾਊਂਡਰੀ ਹੈ ਅਤੇ ਕਈ ਅਡਵਾਂਸਡ ਚਿਪਾਂ ਲਈ ਡਿਫਾਲਟ ਚੋਣ ਹੈ। Samsung ਵੀ ਫਾਊਂਡਰੀ ਸੇਵਾਵਾਂ ਦਿੰਦਾ ਹੈ ਪਰ ਉਹ ਆਪਣੇ ਚਿਪ ਉਤਪਾਦਾਂ ਨਾਲ ਇਹ ਸੇਵਾਵਾਂ ਸੰਤੁਲਿਤ ਕਰਦਾ ਹੈ। Intel ਆਪਣੀਆਂ ਫਾਊਂਡਰੀ ਮਹੱਤਾਕਾਂਸ਼ਾਵਾਂ ਵਧਾ ਰਿਹਾ ਹੈ, ਪਰ ਇਸ ਦਾ ਇਤਿਹਾਸ ਮੁੱਖ ਤੌਰ 'ਤੇ IDM ਹੈ—ਜਿਸਦਾ ਮਤਲਬ ਹੈ ਕਿ ਇਹ ਤਬਦੀਲੀ ਤਕਨੀਕੀ ਅਤੇ ਬਿਜ਼ਨਸ ਮਾਡਲ ਦੋਹਾਂ ਤੋਂ ਜੁੜੀ ਹੋਈ ਹੈ।
TSMC ਕਿਸੇ ਯਾਦਰੱਖਣੀ ਘਟਨਾ ਨਾਲ ਕੇਂਦਰੀ ਨਹੀਂ ਬਣਿਆ—ਇਹ ਇੱਕ ਸਾਧਾਰਣ ਵਿਚਾਰ 'ਤੇ ਬਣਾਇਆ ਗਿਆ ਸੀ ਜੋ ਉਸ ਵੇਲੇ ਨਿਰਸ ਲੱਗਦਾ ਸੀ: ਸਭ ਲਈ ਫੈਕਟਰੀ ਬਣੋ, ਅਤੇ ਅੰਤਿਮ ਉਤਪਾਦ ਦੇ ਮਾਲਕ ਹੋਣ ਦੀ ਬਜਾਏ ਕਾਰਗੁਜ਼ਾਰੀ 'ਤੇ ਮੁਕਾਬਲਾ ਕਰੋ।
TSMC 1987 ਵਿੱਚ ਤਾਇਵਾਨ ਦੀ ਸਰਕਾਰ ਦੀ ਪਿਛੇਦਾਰੀ ਨਾਲ ਸੈਟ ਕੀਤਾ ਗਿਆ ਅਤੇ ਇਸਦਾ ਮਿਸ਼ਨ ਨਿਰਮਾਣ 'ਤੇ ਕੇਂਦ੍ਰਿਤ ਸੀ। 1990 ਦੇ ਦਹਾਕੇ ਵਿੱਚ ਇਸਨੇ ਉਹਲੇ ਗ੍ਰਾਹਕ ਜਿੱਤੇ ਜੋ ਮਹਿੰਗੀਆਂ ਫੈਕਟਰੀਆਂ ਦੇ ਆਦਿ-ਬਿਨਾਂ ਚਿਪ ਡਿਜ਼ਾਈਨ ਕਰਨਾ ਚਾਹੁੰਦੇ ਸਨ। ਉਹ ਟਾਈਮਿੰਗ ਮਹੱਤਵਪੂਰਨ ਸੀ: "ਫੈਬਲੈਸ" ਮਾਡਲ ਉਸ ਸਮੇਂ ਉੱਠ ਰਿਹਾ ਸੀ।
2000 ਦੇ ਦਹਾਕੇ ਤੱਕ, ਫੈਬਲੈਸ ਇਕੋ ਨਿਸ਼ੇ ਤੋਂ ਬਾਹਰ ਆ ਗਿਆ—ਸਮਾਰਟਫੋਨ ਅਤੇ ਨੈਟਵਰਕਿੰਗ ਚਿਪ ਡਿਜ਼ਾਈਨਰ ਜੋ ਤੇਜ ਇਤਰੈਸ਼ਨ ਅਤੇ ਪੇਸ਼ਗੀ ਉਤਪਾਦਨ ਦੀ ਲੋੜ ਰੱਖਦੇ ਸਨ। 2010 ਦੇ ਦਹਾਕੇ ਵਿੱਚ ਜਦ ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਪਾਵਰ-ਕੁਸ਼ਲਤਾ ਪਰ ਤੇਜ਼ ਦਬਾਅ ਪਿਆ, TSMC ਨੇ ਨਵੇਂ ਪ੍ਰੋਸੈਸ ਜਨਰੇਸ਼ਨ ਵੀ ਅੱਗੇ ਲੈ ਜਾ ਕੇ ਬਹੁਤਾਂ ਤੋਂ ਅੱਗੇ ਰਿਹਾ, ਜਿਸ ਨੇ ਇਸਨੂੰ ਸਭ ਤੋਂ ਮੰਗ ਵਾਲੇ ਡਿਜ਼ਾਈਨਾਂ ਲਈ ਡਿਫਾਲਟ ਚੋਣ ਬਣਾਇਆ।
TSMC ਦੀ ਬਹਿਤਰੀ ਨੇ ਤਿੰਨ ਪਰਸਪਰ-ਪ੍ਰੋਤਸਾਹਿਤ ਫਾਇਦਿਆਂ ਤੋਂ ਆਈ:
ਪਹਿਲਾਂ, ਪ੍ਰੋਸੈਸ ਆਗੂਤਾ: ਇਸਨੇ ਨਿਯਮਤ ਤੌਰ 'ਤੇ ਉਹ ਨਵੀਂ ਨੋਡਸ ਦਿਖਾਈਆਂ ਜੋ ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਕੁਸ਼ਲਤਾ ਵਧਾਉਂਦੀਆਂ। ਦੂਜਾ, ਗ੍ਰਾਹਕ ਭਰੋਸਾ: ਇਸਨੇ ਗ੍ਰਾਹਕਾਂ ਦੀ IP ਦੀ ਰੱਖਿਆ ਕਰਨ ਅਤੇ ਆਪਣੇ ਖ਼ੁਦ ਦੇ ਚਿਪ ਲਾਂਚ ਕਰਕੇ ਉਨ੍ਹਾਂ ਨਾਲ ਮੁਕਾਬਲਾ ਨਾ ਕਰਨ ਦੀ ਸ਼ੁੱਧ ਪ੍ਰਤੀਸ਼ਠਾ ਬਣਾਈ। ਤੀਜਾ, ਕਾਰਗੁਜ਼ਾਰੀ: ਇਸਨੇ ਜਟਿਲ ਉਤਪਾਦਨ ਨੂੰ ਭਰੋਸੇਯੋਗ ਤਰੀਕੇ ਨਾਲ ਪੈਮਾਨੇ 'ਤੇ ਲਾਇਆ—ਸਮਾਂ-ਸਿਰ, ਉੱਚ ਯੀਲਡ, ਅਤੇ ਵੱਡੇ ਵਾਲਿਊਮ 'ਚ।
ਇਹ ਮਿਲਾਪ ਹਾਰਨਾ ਔਖਾ ਹੈ। ਇੱਕ ਚਿਪ ਡਿਜ਼ਾਈਨਰ ਥੋੜ੍ਹਾ ਜਿਆਦਾ ਵਾਫਰ ਕੀਮਤ ਸਹਿ ਸਕਦਾ ਹੈ; ਪਰ ਦੇਰੀ, ਘੱਟ ਯੀਲਡ, ਜਾਂ ਪ੍ਰੋਸੈਸ ਵਿੱਚ ਅਚਾਨਕ ਬਦਲਾਅ ਸਹਿ ਨਹੀਂ ਕਰ ਸਕਦਾ।
ਇੱਕ pure-play ਫਾਊਂਡਰੀ ਹੋਰ ਕੰਪਨੀਆਂ ਲਈ ਚਿਪ ਨਿਰਮਾਣ ਕਰਦੀ ਹੈ ਅਤੇ ਆਪਣਾ ਮੁਕਾਬਲਾਤਮਕ ਪ੍ਰੋਸੈਸਰ ਨਹੀਂ ਵਿਕਦੀ। ਇਹ ਵਿਭਿੰਨ ਹੈ IDMs ਤੋਂ ਜੋ ਦੋਹਾਂ ਡਿਜ਼ਾਈਨ ਅਤੇ ਨਿਰਮਾਣ ਕਰਦੇ ਹਨ, ਅਤੇ ਉਨ੍ਹਾਂ ਕੰਪਨੀਆਂ ਦੇ ਅੰਦਰੂਨੀ ਫਾਊਂਡਰੀਆਂ ਤੋਂ ਵੀ ਜਿਨ੍ਹਾਂ ਦੇ ਅੰਤ੍ਰਿਕ ਉਤਪਾਦ ਪ੍ਰਾਥਮਿਕਤਾ ਹੁੰਦੇ ਹਨ।
ਫੈਬਲੈਸ ਕੰਪਨੀਆਂ ਲਈ ਇਹ ਨਿਊਟਰੈਲਿਟੀ ਇਕ ਫੀਚਰ ਹੈ: ਇਹ ਟਕਰਾਅ ਨੂੰ ਘਟਾਉਂਦੀ ਅਤੇ ਲੰਮੇ ਸਮੇਂ ਵਾਲੀਆਂ ਰੋਡਮੈਪ ਸਾਂਝੀਆਂ ਕਰਨਾ ਆਸਾਨ ਬਣਾਉਂਦੀ ਹੈ।
"ਨੋਡ" (ਜਿਵੇਂ 7nm, 5nm, 3nm) ਨਿਰਮਾਣ ਤਕਨੀਕ ਦੀ ਇੱਕ ਪੀੜ੍ਹੀ ਨੂੰ ਸੰਕੇਤ ਕਰਦਾ ਹੈ। ਛੋਟੇ ਨੋਡ ਆਮ ਤੌਰ 'ਤੇ ਇੱਕੋ ਖੇਤਰ ਵਿੱਚ ਵੱਧ ਟਰਾਂਜ਼ਿਸਟਰ ਆਉਣ ਦੀ ਆਗਿਆ ਦਿੰਦੇ ਹਨ ਅਤੇ ਗਤੀ ਜਾਂ ਪਾਵਰ ਦੀ ਘਟਾਉਟ ਵਿੱਚ ਸਹਾਇਕ ਹੋ ਸਕਦੇ ਹਨ—ਫੋਨਾਂ, ਡੇਟਾ ਸੈਂਟਰਾਂ, ਅਤੇ AI ਐਕਸਲੇਰੇਟਰਾਂ ਲਈ ਇਹ ਮਹੱਤਵਪੂਰਨ ਹੈ।
ਹਰ ਨਵੀਂ ਨੋਡ ਤੱਕ ਪਹੁੰਚ ਕਰਨ ਲਈ ਵੱਡੀ R&D ਲਗਤ, ਵਿਸ਼ੇਸ਼ ਟੂਲ (ਸ਼ਾਮਿਲ EUV lithography), ਅਤੇ ਸਾਲਾਂ ਦੀ ਸਿੱਖਣ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। TSMC ਇਸ ਜਟਿਲਤਾ ਨੂੰ ਆਪਣੇ ਗ੍ਰਾਹਕਾਂ ਲਈ ਅੜੀ ਕਰਦਾ ਰਿਹਾ ਤਾਂ ਕਿ ਉਹ ਡਿਜ਼ਾਈਨ 'ਤੇ ਧਿਆਨ ਦੇ ਸਕਣ—ਅਤੇ ਇਸੇ ਤਰ੍ਹਾਂ ਇਹ ਅਡਵਾਂਸਡ ਚਿਪਾਂ ਲਈ ਡਿਫਾਲਟ ਫੈਕਟਰੀ ਬਣ ਗਿਆ।
ਅਡਵਾਂਸਡ ਚਿਪਮੇਕਿੰਗ ਸਿਰਫ "ਫੈਕਟਰੀ ਬਣਾਉਣਾ" ਨਹੀਂ ਹੈ। ਇਹ ਇਕ ਫ਼ਿਜ਼ਿਕਸ ਲੈਬ ਚਲਾਉਣ ਦੇ ਬਰਾਬਰ ਹੈ ਜੋ ਕਰੋੜਾਂ ਇਕੋ-ਜਿਹੇ ਉਤਪਾਦ ਭੇਜਦੀ ਹੈ—ਜਿੱਥੇ ਨੰਨੇ ਉਲਟ-ਫਰਕ ਇਕ ਪੂਰੇ ਬੈਚ ਨੂੰ ਨਾਸ਼ ਕਰ ਸਕਦੇ ਹਨ। ਇਹ ਵਿਗਿਆਨਕ ਸਹੀਤਾ ਅਤੇ ਉੱਚ-ਪੈਮਾਨੇ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਦਾ ਮਿਲਾਪ ਹੈ ਜੋ ਆਗੂ ਨਿਰਮਾਣ ਨੂੰ ਦੁਹਰਾਉਣਾ ਮੁਸ਼ਕਲ ਬਣਾਉਂਦਾ ਹੈ।
ਅਡਵਾਂਸਡ ਨੋਡਸ 'ਤੇ, ਚਿਪ ਉੱਤੇ ਫੀਚਰ ਇੰਨ੍ਹੇ ਛੋਟੇ ਹੁੰਦੇ ਹਨ ਕਿ ਧੂੜ, ਕੰਪਨ, ਜਾਂ ਹਲਕੀ ਤਾਪਮਾਨ ਬਦਲਾਅ ਵੀ ਖ਼ਰਾਬੀ ਪੈਦਾ ਕਰ ਸਕਦੀ ਹੈ। ਇਸ ਲਈ ਆਧੁਨਿਕ ਫੈਬਾਂ ਗਹਿਰੀ ਸਾਫ-ਰੂਮ, ਕੜੀ ਹਵਾਪ੍ਰਵਾ, ਅਤੇ ਰਸਾਇਣਾਂ, ਗੈਸਾਂ, ਅਤੇ ਪਾਣੀ ਦੀ ਪੂਰਤੀ ਦਾ ਲਗਾਤਾਰ ਮਾਨਟਰਿੰਗ ਵਰਤਦੀਆਂ ਹਨ।
ਮੁਸ਼ਕਲ ਗੱਲ ਇਹ ਨਹੀਂ ਕਿ ਇਹ ਹਾਲਤ ਇੱਕ ਵਾਰੀ ਪਾਈ ਜਾਵੇ—ਮੁਸ਼ਕਲ ਗੱਲ ਇਹ ਹੈ ਕਿ ਇਸਨੂੰ 24/7 ਬਣਾਇਆ ਰੱਖਿਆ ਜਾਵੇ ਜਦੋਂ ਹਜ਼ਾਰਾਂ ਪ੍ਰੋਸੈਸ ਕਦਮ ਚੱਲ ਰਹੇ ਹੋਣ। ਹਰ ਕਦਮ (etching, deposition, cleaning, inspection) ਨੂੰ ਇਕ ਦੂਜੇ ਨਾਲ ਮਿਲਣਾ ਲਾਜ਼ਮੀ ਹੁੰਦਾ ਹੈ, ਨਹੀਂ ਤਾਂ ਆਖਰੀ ਚਿਪ ਫੇਲ ਹੋ ਜਾਂਦੀ ਹੈ।
ਇੱਕ ਆਗੂ-ਨੋਡ ਫੈਬ ਨੂੰ ਵਿਸ਼ੇਸ਼ ਉਪਕਰਨ, ਰਿਡੰਡੈਂਟ ਯੂਟਿਲਿਟੀਜ਼, ਅਤੇ ਸਪਲਾਈ ਢਾਂਚੇ ਦੀ ਭਾਰੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਇਮਾਰਤ ਖੁਦ ਮਹੱਤਵ ਰੱਖਦੀ ਹੈ, ਪਰ ਅਸਲ ਨਿਵੇਸ਼ ਟੂਲਸੈੱਟ, ਸਹਿਯੋਗੀ ਪ੍ਰਣਾਲੀਆਂ, ਅਤੇ ਉਨ੍ਹਾਂ ਨੂੰ ਉੱਚ ਉਪਯੋਗਿਤਾ 'ਤੇ ਚਲਾਉਣ ਦੀ ਸਮਰੱਥਾ ਹੈ।
ਇਸ ਲਈ "ਫੇਚਿੰਗ ਅਪ" ਆਮ ਤੌਰ 'ਤੇ ਇੱਕ-ਥੈਲੀ ਖ਼ਰਚ ਨਹੀਂ ਹੁੰਦਾ। ਉਪਕਰਨ ਨੂੰ ਇੰਸਟਾਲ, ਕੈਲਿਬਰੇਟ, ਇਕਿੱਕ੍ਰਿਤ, ਅਤੇ ਫਿਰ ਨਿਰੰਤਰ ਤੌਰ 'ਤੇ ਅਪਗਰੇਡ ਕੀਤਾ ਜਾਣਾ ਲੋੜੀਂਦਾ ਹੈ ਜਿਵੇਂ ਨੋਡ ਆਗੇ ਵਧਦੇ ਹਨ।
ਸਭ ਤੋਂ ਅਡਵਾਂਸਡ ਚਿਪਾਂ ਲਈ, EUV ਲਿਥੋਗ੍ਰਾਫੀ ਇੱਕ ਮੁੱਖ ਯੋਗਦਾਨੀ ਤਕਨੀਕ ਹੈ। EUV ਟੂਲ ਸੰਸਾਰ ਦੇ ਸਭ ਤੋਂ ਜਟਿਲ ਮਸ਼ੀਨਾਂ ਵਿੱਚੋਂ ਇੱਕ ਹਨ, ਅਤੇ ਸਾਲਾਨਾ ਕੇਵਲ ਥੋੜ੍ਹੀਆਂ ਸੰਖਿਆਆਂ ਵਿੱਚ ਤਿਆਰ ਅਤੇ ਡਿਲਿਵਰ ਕੀਤੀਆਂ ਜਾ ਸਕਦੀਆਂ ਹਨ।
ਇਸ ਨਾਲ ਇੱਕ ਕੁਦਰਤੀ ਰੁਕਾਵਟ ਬਣਦੀ ਹੈ: ਭਲਕੇ ਨਵੇਂ ਏਨਟਰੀ ਦੇ ਨਿਵੇਸ਼ ਹੋਣ, ਉਹ ਤੁਰੰਤ ਵਿਸਤਾਰ ਨਹੀਂ ਕਰ ਸਕਦੇ ਬਿਨਾ ਇਨ੍ਹਾਂ ਟੂਲਸ ਅਤੇ ਉਨ੍ਹਾਂ ਦੇ ਭਾਗ, ਸੇਵਾ, ਅਤੇ ਪ੍ਰੋਸੈਸ ਗਿਆਨ ਦੇ ਇਿਕੋਸਿਸਟਮ ਦੇ।
ਇੱਕੋ ਉਪਕਰਨ ਹੋਣ ਦੇ ਬਾਵਜੂਦ, ਦੋ ਫੈਬ ਇੱਕੋ ਨਤੀਜੇ ਨਹੀਂ ਦੇ ਸਕਦੀਆਂ। ਤਜ਼ਰਬਾ ਉੱਚ ਯੀਲਡ (ਹਰ ਵਾਫਰ ਤੋਂ ਵੱਧ ਚੰਗੇ ਚਿਪ), ਤੇਜ਼ ਰੈਂਪ ਟਾਈਮ, ਅਤੇ ਘੱਟ ਉਤਪਾਦਨ ਹੈਰਾਨੀਆਂ ਰੂਪ ਵਿੱਚ ਆਉਂਦਾ ਹੈ।
ਇਹ ਫਾਇਦਾ ਟੈਲੈਂਟ, ਸਾਲਾਂ ਦੀ yield learning, ਅਤੇ ਸੰਗਠਿਤ ਅਪਰੇਸ਼ਨਲ ਅਨੁਸ਼ਾਸਨ 'ਤੇ ਬਣਿਆ ਹੁੰਦਾ ਹੈ—ਹਰ ਦਿਨ ਦਾ ਹਜ਼ਾਰਾਂ ਛੋਟੇ ਫੈਸਲੇ ਜੋ ਭਰੋਸੇਯੋਗ আਉਟਪੁੱਟ ਵਿੱਚ ਮਿਲ ਕੇ ਵੱਡਾ ਅੰਸ਼ ਰਚਦੇ ਹਨ। ਇਹ ਉਹ ਚੁਪ ਚਲਦੀ ਵਜ੍ਹਾ ਹੈ ਜਿਸ ਕਰਕੇ ਦੁਹਰਾਉਣਾ ਮਹੀਨਿਆਂ ਨਹੀਂ, ਸਾਲਾਂ ਲੈਂਦਾ ਹੈ।
ਅਕਸਰ ਸੋਚਿਆ ਜਾਂਦਾ ਹੈ ਕਿ ਚਿਪ "ਨਿਰਮਾਣ" ਉਦੋਂ ਸ਼ੁਰੂ ਹੁੰਦਾ ਹੈ ਜਦ ਵਾਫਰ ਫੈਬ ਵਿੱਚ ਦਾਖਲ ਹੁੰਦਾ ਹੈ। ਅਸਲ ਵਿਚ, ਸਭ ਤੋਂ ਕੰਪਰਸ ਰੁਕਾਵਟ ਪਹਿਲਾਂ ਹੀ ਦਰਸਾਉੰਦੀਆਂ ਹਨ—ਉਹ ਹੱਥ-ਉੱਪਰ ਦੇ ਨੁਕਤੇ ਜਿੱਥੇ ਫੈਸਲੇ ਉਲਟੇ ਮੁਸ਼ਕਲ ਹੋ ਜਾਂਦੇ ਹਨ ਅਤੇ ਸ਼ੈਡਿਊਲ ਲਾਕ ਹੋ ਜਾਂਦੇ ਹਨ।
ਇਕ ਸਧਾਰਨ ਰਾਹ ਇਸ ਤਰ੍ਹਾਂ ਦਿਖਾਈ ਦਿੰਦਾ ਹੈ:
ਇਸ ਦੀ ਰੁਕਾਵਟ ਇਹ ਹੈ ਕਿ ਹਰ ਕਦਮ ਪਿਛਲੇ ਇੱਕ ਨੂੰ ਤਕਨੀਕੀ ਮੰਗਾਂ ਵਾਪਸ ਭੇਜਦਾ ਹੈ। ਇਕ ਪੈਕਿੰਗ ਚੋਣ ਡਿਜ਼ਾਈਨ ਬਦਲਾਅ ਨੂੰ ਮਜਬੂਰ ਕਰ ਸਕਦੀ ਹੈ; ਇੱਕ ਯੀਲਡ ਸਮੱਸਿਆ ਰੀਡਿਜ਼ਾਈਨ ਦਾ ਕਾਰਨ ਬਣ ਸਕਦੀ ਹੈ।
ਦੇਰੀਆਂ ਆਮ ਤੌਰ 'ਤੇ tape-out readiness, mask availability, ਅਤੇ fab queue time ਦੇ ਆਲੇ-ਦੁਆਲੇ ਗਠਤ ਹੁੰਦੀਆਂ ਹਨ। ਇੱਕ ਦੇਰੀ ਵਾਲਾ ਡਿਜ਼ਾਈਨ ਫਿਕਸ ਰਿਜ਼ਰਵ ਕੀਤੇ ਸਲਾਟ ਨੂੰ ਛੱਡ ਸਕਦਾ ਹੈ; ਇੱਕ ਖੋਇਆ ਹੋਇਆ ਸਲਾਟ ਅਗਲੇ ਵਿੰਡੋ ਲਈ ਹਫ਼ਤੇ ਜਾਂ ਮਹੀਨੇ ਦੀ ਉਡੀਕ ਬਣ ਸਕਦਾ ਹੈ। ਇਸ ਨਾਲ ਪੈਕਿੰਗ ਅਤੇ ਟੈਸਟ ਸ਼ੈਡਿਊਲ ਪਿਛੇ ਜਾ ਸਕਦੇ ਹਨ, ਜੋ ਫਿਰ ਸ਼ਿਪਿੰਗ ਅਤੇ ਉਤਪਾਦ ਰਿਲੀਜ਼ ਨੂੰ ਅਸਰਿਤ ਕਰਦੇ ਹਨ।
ਇੱਕ ਹੋਰ ਆਮ ਰੁਕਾਵਟ ਹੈ ਪੈਕੇਜਿੰਗ ਕੈਪੇਸਿਟੀ, ਖ਼ਾਸ ਕਰਕੇ ਉੱਚ-ਅੰਤ ਚਿਪਾਂ ਲਈ ਜੋ ਜਟਿਲ ਇੰਟਰਕਨੈਕਟ ਦੀ ਲੋੜ ਰੱਖਦੇ ਹਨ। ਭਾਵੇਂ ਵਾਫਰ ਮੁਕੰਮਲ ਹੋ ਜਾਣ, ਇੱਕ ਪੈਕੇਜਿੰਗ ਬੈਕਲੌਗ ਡਿਲਿਵਰੀ ਨੂੰ ਰੋਕ ਸਕਦਾ ਹੈ।
ਫਾਊਂਡਰੀ ਕੈਪੇਸਿਟੀ ਅਕਸਰ ਪਹਿਲਾਂ ਤੋਂ ਕੀਤੀਆਂ ਰਿਜ਼ਰਵੇਸ਼ਨਾਂ ਰਾਹੀਂ ਵੰਡੀ ਜਾਂਦੀ ਹੈ। ਗ੍ਰਾਹਕ ਮਾਤਰਿਆਂ ਦੀ ਭਵਿੱਖਬਾਣੀ ਕਰਦੇ ਹਨ, ਕਮੇਟਮੈਂਟ ਲਈ ਭੁਗਤਾਨ ਕਰਦੇ ਹਨ, ਅਤੇ ਟੇਪ-ਆਊਟਸ ਨੂੰ ਉਪਲਬਧ ਸਲਾਟਸ ਨਾਲ ਮਿਲਾਉਂਦੇ ਹਨ। ਜਦੋਂ ਮੰਗ ਅਚਾਨਕ ਬਦਲਦੀ ਹੈ, ਤਾਂ ਦੁਬਾਰਾ-ਮਲ-ਚੱਲਣਾ ਤੁਰੰਤ ਨਹੀਂ ਹੁੰਦਾ—ਉਪਕਰਨ ਅਤੇ ਪ੍ਰੋਸੈਸ ਖਾਸ ਨੋਡਸ ਅਤੇ ਉਤਪਾਦਾਂ ਲਈ ਟਿਊਨ ਕੀਤੇ ਜਾਂਦੇ ਹਨ।
Yield ਇੱਕ ਵਾਫਰ ਤੋਂ ਵਰਤਣਯੋਗ ਚਿਪਾਂ ਦੀ ਹਿੱਸੇਦਾਰੀ ਹੈ। ਛੋਟੀ yield ਸਲੋਪਸ ਦਾ ਨਤੀਜਾ ਨਿਰਯਾਤ ਘਟਣਾ ਅਤੇ ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਲਾਗਤ ਵੱਧਣਾ ਹੁੰਦਾ ਹੈ। ਅਡਵਾਂਸਡ ਨੋਡਸ ਵਿੱਚ yield ਨੂੰ ਵਧਾਉਣਾ ਅਕਸਰ ਇਹ ਫ਼ੈਸਲਾ ਹੁੰਦਾ ਹੈ ਕਿ "ਅਸੀਂ ਭੇਜ ਸਕਦੇ ਹਾਂ" ਜਾਂ "ਅਸੀਂ ਸੀਮਿਤ ਹਾਂ", ਭਾਵੇਂ ਫੈਬ ਪੂਰੇ ਸਪੀਡ 'ਤੇ ਚੱਲ ਰਹੀ ਹੋਵੇ।
TSMC ਦੀ ਆਰਡਰ-ਪੁਸਤਕ ਕਾਗਜ਼ 'ਤੇ ਵਿਭਿੰਨ ਦਿਖਦੀ ਹੈ, ਪਰ ਅਡਵਾਂਸਡ ਕੈਪੇਸਿਟੀ ("ਲੀਡਿੰਗ ਏਜ") ਅਕਸਰ ਇਕੋ ਕਿਸਮ ਦੇ ਉਤਪਾਦਾਂ ਨੂੰ ਇਕੱਠੇ ਖਿੱਚਦੀ ਹੈ। ਇਹ ਕੋਈ ਦੁਰਘਟਨਾ ਨਹੀਂ—ਇਹ ਭੌਤਿਕੀ, ਆਰਥਿਕ, ਅਤੇ ਉਤਪਾਦ ਚੱਕਰਾਂ ਦਾ ਨਤੀਜਾ ਹੈ।
ਉੱਚ-ਅੰਤ ਸਮਾਰਟਫੋਨ ਪ੍ਰੋਸੈਸਰ, ਡੇਟਾ-ਸੈਂਟਰ CPU/GPU, ਅਤੇ ਕਈ AI ਐਕਸਲੇਰੇਟਰ ਉਹੀ ਫਾਇਦੇ ਖੋਜਦੇ ਹਨ: ਪ੍ਰਤੀ ਵਾਟ ਵੱਧ ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਇੱਕੋ ਖੇਤਰ 'ਤੇ ਵੱਧ ਕਮਪਿਊਟ। ਨਵੇਂ ਨੋਡਸ (EUV ਲਿਥੋਗ੍ਰਾਫੀ ਵਰਗੇ ਟੂਲਸ ਨਾਲ ਸਹਾਇਤਾ ਪ੍ਰਾਪਤ) ਓਥੇ ਹੀ ਇਹ ਲਾਭ ਸਭ ਤੋਂ ਜ਼ਿਆਦਾ ਦਿੰਦੇ ਹਨ।
ਜਿਵੇਂ ਕਿ ਆਗੂ-ਨੋਡ ਫੈਬਾਂ ਬਣਾਉਣ ਅਤੇ ਸਾਜੋ-ਸਮਾਨਕਾਂ ਲਈ ਦਹਾਕੇ-ਕਰੋੜਾਂ ਦੀ ਲਾਗਤ ਲੱਗਦੀ ਹੈ, ਕੁਝ ਹੀ ਸਾਈਟਸ ਉਸ ਫਰੰਟੀਅਰ 'ਤੇ ਕੰਮ ਕਰ ਸਕਦੀਆਂ ਹਨ—ਅਤੇ ਡਿਜ਼ਾਈਨਰ ਤੁਰੰਤ ਸਭ ਤੋਂ ਚੰਗੇ ਪ੍ਰੋਸੈਸ ਨੂੰ ਚਾਹੁੰਦੇ ਹਨ। ਨਤੀਜਾ clustering ਹੁੰਦਾ ਹੈ: ਕਈ "ਜਿੱਤ-ਕਰਨ ਵਾਲੇ" ਉਤਪਾਦ ਇੱਕੋ ਛੋਟੀ ਕੈਪੇਸਿਟੀ ਪੂਲ 'ਤੇ ਆਉਂਦੇ ਹਨ।
TSMC ਇੱਕੋ ਸਮੇਂ ਸੇਵਾ ਦਿੰਦੀ ਹੈ:
ਸਧਾਰਨ ਸਮਿਆਂ ਵਿੱਚ, ਇਹ ਮਿਕਸ ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਹੈ। ਇਕੱਲੀ ਫਾਊਂਡਰੀ ਸੀਜ਼ਨਲ ਸਵਿੰਗਜ਼ (ਛੁੱਟੀਆਂ ਵਾਲੀਆਂ ਫੋਨ ਲਾਂਚਾਂ ਬਨਾਮ ਐਂਟਰਪ੍ਰਾਈਜ਼ ਰੀਫਰੈਸ਼) ਨੂੰ ਸਮਤੋਲ ਕਰ ਸਕਦੀ ਹੈ, ਉਪਕਰਨ ਉਪਯੋਗਿਤਾ ਨੂੰ ਭਰਨਾ, ਅਤੇ ਪਰਖੇ ਹੋਏ ਡਿਜ਼ਾਈਨ ਟੂਲ ਅਤੇ ਪੈਕੇਜਿੰਗ ਵਿਕਲਪਾਂ ਦਾ ਸਟੈਂਡਰਡਾਈਜ਼ ਕਰਨਾ।
ਕੇਂਦਰੀਕਰਨ ਤਬ ਪ੍ਰਭਾਵੀ ਬਣ ਜਾਂਦੀ ਹੈ ਜਦ ਮੰਗ spikes ਕਰਦੀ ਹੈ ਜਾਂ ਕੋਈ ਵੱਡਾ ਗ੍ਰਾਹਕ ਰਣਨੀਤੀ ਬਦਲਦਾ ਹੈ। ਇੱਕ ਅਚਾਨਕ ਸਮਾਰਟਫੋਨ ਮੁੜ-ਉਤਪਾਦਨ, ਇੱਕ ਤੁਰੰਤ AI ਬੂਮ, ਜਾਂ ਇੱਕ ਵੱਡਾ GPU ਲਾਂਚ ਉਹਨਾਂ ਵਾਫਰਾਂ ਨੂੰ ਸੋਕ ਸਕਦਾ ਹੈ ਜੋ ਹੋਰ ਗ੍ਰਾਹਕ ਉਪਲਬਧ ਮੰਨ-ਚੁੱਕੇ ਸਨ। ਅਤੇ ਜੇ ਇੱਕ ਗ੍ਰਾਹਕ ਮੰਗ ਨੂੰ ਅਗਲੇ ਸਮੇਂ ਖਿੱਚ ਲੈਂਦਾ ਹੈ ("ਕੇਸ ਲਈ ਪਹਿਲਾਂ ਆਰਡਰ ਕਰੋ"), ਤਾਂ ਹੋਰ ਵੀ ਅਕਸਰ ਫੌਲੋ ਕਰਦੇ ਹਨ—ਇਸ ਨਾਲ ਘਾਟ ਹੋਰ ਤੇਜ਼ੀ ਨਾਲ ਵਧਦੀ ਹੈ।
ਭਾਵੇਂ ਫੈਕਟਰੀਆਂ 24/7 ਚੱਲ ਰਹੀਆਂ ਹੋਣ, ਆਗੂ-ਨੋਡ ਕੈਪੇਸਿਟੀ ਤੁਰੰਤ ਵਿਸਤਾਰ ਨਹੀਂ ਕੀਤੀ ਜਾ ਸਕਦੀ। ਪ੍ਰਯੋਗਿਕ ਪ੍ਰਭਾਵ ਇਹ ਹੈ ਕਿ ਫ਼ੋਨਾਂ, ਕਲਾਉਡ ਅਤੇ AI 'ਤੇ ਉਤਪਾਦ ਰੋਡਮੈਪ ਇਕੋ ਸੀਮਤ ਕੈਲੰਡਰ ਸਲਾਟ ਲਈ ਮੁਕਾਬਲਾ ਸ਼ੁਰੂ ਕਰ ਦਿੰਦੇ ਹਨ।
ਇੱਕ "ਚੋਕ ਪੁਆਇੰਟ" ਸਿਰਫ਼ ਇਕ ਫੈਕਟਰੀ ਦੀ ਵਿਅਸਤਤਾ ਬਾਰੇ ਨਹੀਂ ਹੁੰਦਾ। ਇਹ ਉਹ ਹੈ ਜਦ ਕਈ ਆਵਸ਼ਯਕ ਰਸਤੇ ਇਕ ਕੁਝ ਥਾਂਵਾਂ ਤੇ ਸੰਕੁਚਿਤ ਹੋ ਜਾਂਦੇ ਹਨ ਜੋ ਤੇਜ਼ੀ ਨਾਲ ਬਦਲੀ ਨਹੀਂ ਕੀਤੇ ਜਾ ਸਕਦੇ। ਅਡਵਾਂਸਡ ਚਿਪਾਂ ਨਾਲ, TSMC ਕਈ ਇਕਲ-ਨੁਕਤਿਆਂ ਦੇ ਨਜ਼ਦੀਕ ਬੈਠੀ ਹੈ।
ਭਾਵੇਂ ਤੁਹਾਡੇ ਕੋਲ ਬਹੁਤ ਸਾਰੇ ਚਿਪ ਡਿਜ਼ਾਈਨਰ ਹੋਣ, ਤੁਸੀਂ ਫਿਰ ਵੀ ਇੱਕੋ-ਦੁਇ ਚੀਜ਼ਾਂ 'ਤੇ ਨਿਰਭਰ ਹੋ ਸਕਦੇ ਹੋ:
ਇਨ੍ਹਾਂ ਵਿੱਚੋਂ ਕਿਸੇ ਵੀ ਇਕ ਵਿੱਚ ਰੁਕਾਵਟ ਆਉਂਦੀ ਹੈ ਤਾਂ ਨਤੀਜੇਵਾਰ ਉਤਪਾਦਨ ਦੇਰੀ ਹੁੰਦੀ ਹੈ—ਫਿਰ ਉਹ ਦੇਰੀ ਸਾਰੇ ਡਾਊਨਸਟ੍ਰੀਮ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਦੀ ਹੈ।
हाल ਦੀਆਂ ਸਾਲਾਂ ਨੇ ਦਿਖایا ਕਿ "ਸਧਾਰਣ" ਧਾਰਣਾਵਾਂ ਕਿਵੇਂ ਤੁਰੰਤ ਟੁੱਟ ਸਕਦੀਆਂ ਹਨ:
JIT ਪ੍ਰਥਾਵਾਂ ਲਾਗਤ ਘਟਾਉਂਦੀਆਂ ਹਨ, ਪਰ ਉਹ slack ਨੂੰ ਵੀ ਹਟਾ ਦਿੰਦੀਆਂ ਹਨ। ਜਦੋਂ ਲੀਡ ਟਾਈਮ ਹਫ਼ਤਿਆਂ ਤੋਂ ਮਹੀਨਿਆਂ ਤੱਕ ਵਧ ਜਾਂਦੇ ਹਨ, ਤੇ "ਕੁਸ਼ਲ" ਇਨਵੇਂਟਰੀ ਪੱਧਰ ਮਿਸਡ ਲਾਂਚਾਂ, ਉਤਪਾਦਨ ਰੋਕਾਵਟਾਂ, ਅਤੇ ਮਹਿੰਗੇ ਸਪਾਟ ਖਰੀਦਾਂ ਵਿੱਚ ਬਦਲ ਜਾਂਦੇ ਹਨ।
ਗੈਰ-ਤਕਨੀਕੀ ਰਿਸਕ ਯੋਜਨਾ ਅਕਸਰ ਕੁਝ ਹੀ ਲੀਵਰਾਂ 'ਤੇ ਆਉਂਦੀ ਹੈ: ਜਿੱਥੇ ਸੰਭਵ ਹੋਵੇ ਦੂਜਾ ਸੋਰਸ, ਲੰਬੇ-ਲੀਡ ਹਿੱਸਿਆਂ ਲਈ ਨਿਸ਼ਾਨੀ ਬਫਰ ਰੱਖੋ, ਅਤੇ ਉਤਪਾਦਾਂ ਨੂੰ ਰੀਡਿਜ਼ਾਈਨ ਕਰੋ ਤਾਂ ਕਿ ਉਹ ਵਿਕਲਪ ਨੋਡਸ ਜਾਂ ਬਦਲਦੇ ਹਿੱਸਿਆਂ ਨੂੰ ਸਵੀਕਾਰ ਸਕਣ। ਮਕਸਦ ਇਹ ਨਹੀਂ ਕਿ ਨਿਰਭਰਤਾ ਖ਼ਤਮ ਹੋ ਜਾਵੇ—ਬਲਕਿ ਇਹ ਕਿ ਇੱਕ ਅਚਾਨਕ ਘਟਨਾ ਪੂਰੀ ਕੰਪਨੀ ਲਈ ਰੁਕਾਵਟ ਨਾ ਬਣ ਜਾਏ।
TSMC ਇੱਕ ਅਨੋਖੇ ਚੌਕ 'ਤੇ ਬੈਠੀ ਹੈ: ਇਹ ਇੱਕ ਨਿੱਜੀ ਕੰਪਨੀ ਹੈ, ਪਰ ਇਹ ਅਡਵਾਂਸਡ ਨੋਡ ਚਿਪਾਂ ਦਾ ਨਿਰਮਾਣ ਕਰਦੀ ਹੈ ਜੋ ਫੋਨ, ਕਲਾਉਡ ਸੇਵਾਵਾਂ, AI ਐਕਸਲੇਰੇਟਰ, ਅਤੇ ਆਵਸ਼ਯਕ ਉਦਯੋਗਿਕ ਸਿਸਟਮਾਂ ਨੂੰ ਚਲਾਉਂਦੇ ਹਨ। ਜਦੋ ਦੁਨੀਆਂ ਦੀ ਆਗੂ-ਨੋਡ ਸਮਰੱਥਾ ਇਕ ਥਾਂ 'ਤੇ ਕੇਂਦ੍ਰਿਤ ਹੋ ਜਾਵੇ, ਤਾਂ ਸਥਾਨ ਇੱਕ ਟਿੱਪਣੀ ਨਹੀਂ ਰਹਿੰਦਾ—ਇਹ ਨੀਤੀ ਦਾ ਮਾਮਲਾ ਬਣ ਜਾਂਦਾ ਹੈ।
ਤਾਈਵਾਨ ਦੀ ਜਗ੍ਹਾ—ਭੂਗੋਲਿਕ ਅਤੇ ਰਾਜਨੀਤਿਕ ਦੋਹਾਂ—ਇਕ ਐਸੀ ਨਿਰਭਰਤਾ ਬਣਾਉਂਦੀ ਹੈ ਜਿਸਨੂੰ ਕਈ ਸਰਕਾਰਾਂ ਅਤੇ ਵੱਡੇ ਖਰੀਦਦਾਰ ਨਜ਼ਰਅੰਦਾਜ਼ ਨਹੀਂ ਕਰ ਸਕਦੇ। ਕੋਈ ਡਰਾਮੈਟਿਕ ਘਟਨਾ ਨਾ ਹੋਣ ਦੇ ਬਾਵਜੂਦ, ਕ੍ਰਾਸ-ਸਟਰੇਟ ਟੈਂਸ਼ਨਜ਼ continuity 'ਤੇ ਸਵਾਲ ਉਠਾਉਂਦੀਆਂ ਹਨ: ਸ਼ਿਪਿੰਗ ਲੇਨਜ਼, ਹਵਾਈ ਫ੍ਰੇਟ, ਇੰਸ਼ੋਰੈਂਸ, ਅਤੇ ਲੋਕਾਂ ਤੇ ਹਿੱਸਿਆਂ ਨੂੰ ਤੇਜ਼ੀ ਨਾਲ ਹਿਲਾਉਣ ਦੀ ਸਮਰੱਥਾ। "ਗਲੋਬਲ ਸਪਲਾਈ ਚੇਨ" ਰਿਸਕ ਇੱਥੇ ਅਬਸਟ੍ਰੈਕਟ ਨਹੀਂ ਹੈ; ਇਹ ਇਸ ਗੱਲ ਬਾਰੇ ਹੈ ਕਿ ਵਾਫਰ, ਰਸਾਇਣ, ਅਤੇ ਤਿਆਰ ਚਿਪ ਸਮਾਂ-ਸਿਰ ਕਿਵੇਂ ਵਹਿੰਦੇ ਰਹਿਣਗੇ।
ਅਡਵਾਂਸਡ ਚਿਪ ਨਿਰਮਾਣ ਇੱਕ ਛੋਟੀ ਸੰਖਿਆ ਵਾਲੇ ਵਿਸ਼ੇਸ਼ ਇਨਪੁੱਟਸ (EUV ਲਿਥੋਗ੍ਰਾਫੀ ਸਿਸਟਮ, ਪ੍ਰੋਸੈਸ ਰਸਾਇਣ, ਅਤੇ ਡਿਜ਼ਾਈਨ ਸੌਫਟਵੇਅਰ) ਨਾਲ ਗਹਿਰਾਈ ਨਾਲ ਜੁੜਿਆ ਹੈ। ਨਿਰਯਾਤ ਨਿਯੰਤਰਣ ਕਿਸੇ ਵੀ ਚੀਜ਼ ਨੂੰ ਸੀਮਤ ਕਰ ਸਕਦੇ ਹਨ—ਉਪਕਰਨ ਡਿਲਿਵਰੀ, ਸਪੇਅਰ ਪਾਰਟਸ, ਸਰਵਿਸ ਵਿਜ਼ਿਟਸ, ਜਾਂ ਇਹ ਕਿ ਕਿਸ ਗ੍ਰਾਹਕ ਨੂੰ ਕੁਝ ਚਿਪ ਭੇਜੇ ਜਾ ਸਕਦੇ ਹਨ।
ਇਹ ਮਹੱਤਵਪੂਰਨ ਹੈ ਕਿਉਂਕਿ ਸੈਮੀਕੰਡਕਟਰ ਫਾਊਂਡਰੀ ਮਾਡਲ ਕਈ ਦੇਸ਼ਾਂ ਨੂੰ ਇਕੱਠਾ ਜੋੜਦਾ ਹੈ: ਫੈਬਲੈਸ ਕੰਪਨੀਆਂ ਇੱਕ ਜਗ੍ਹਾ 'ਤੇ ਡਿਜ਼ਾਈਨ ਕਰ ਸਕਦੀਆਂ ਹਨ, ਹੋਰ ਦੇਸ਼ਾਂ ਤੋਂ ਟੂਲ ਉਠਾਅ ਕਰਦੀਆਂ ਹਨ, ਅਤੇ contract chip manufacturing ਕਿਸੇ ਹੋਰ ਸਥਾਨ ਤੇ ਹੋ ਸਕਦੀ ਹੈ। ਜਦ ਨਿਯਮ ਬਦਲਦੇ ਹਨ, ਤਾਂ ਇਹ ਰੁਕਾਵਟ ਪੈਦਾ ਕਰ ਸਕਦੇ ਹਨ ਭਾਵੇਂ ਫੈਕਟਰੀਆਂ ਭੌਤਿਕ ਤੌਰ 'ਤੇ ਅਟੁੱਟ ਰਹਿਣ।
CHIPS Act ਵਰਗੀਆਂ ਨੀਤੀਆਂ ਗ੍ਰਹਿ-ਅੰਦਰੂਨੀ ਸਮਰੱਥਾ ਅਤੇ "ਸਟਰੈਟਜਿਕ ਆਟੋਨੋਮੀ" ਰਾਹੀਂ ਲਚਕੀਲਾਪਨ ਵਧਾਉਣ ਦਾ ਉਦੇਸ਼ ਰੱਖਦੀਆਂ ਹਨ। ਪਰ ਨਵੀਆਂ ਫੈਬਾਂ ਬਣਾਉਣ ਵਿੱਚ ਸਾਲਾਂ ਲੱਗਦੇ ਹਨ, ਤਜਰਬੇਕਾਰ ਟੈਲੈਂਟ ਚਾਹੀਦਾ ਹੈ ਅਤੇ ਲੰਮੇ ਸਮੇਂ ਵਾਲੀ ਮੰਗ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਇਨਸੇਂਟਿਵ ਜ਼ੋਰਦਾਰ ਹਨ; ਪਾਬੰਦੀਆਂ ਅਸਲ ਹਨ—ਇਸ ਲਈ ਪ੍ਰਗਤੀ ਆਮ ਤੌਰ 'ਤੇ ਤੇਜ਼ ਨਹੀਂ, ਧੀਮੇ-ਧੀਮੇ ਹੁੰਦੀ ਹੈ।
ਹਾਂ—ਪਰ "ਦਿਵਰਸੀਫਿਕੇਸ਼ਨ" ਇੱਕ ਲੰਬਾ, ਅਸਮਾਨ਼ਾਰ ਰਾਹ ਹੈ ਨਾ ਕਿ ਇੱਕ ਬਟਨ।
ਵਧੇਰੇ ਖੇਤਰਾਂ (ਅਮਰੀਕਾ, ਜਪਾਨ, ਯੂਰਪ) ਵਿੱਚ ਫੈਬਾਂ ਬਣਾਉਣ ਨਾਲ ਸਿੰਗਲ-ਲੋਕੇਸ਼ਨ ਰਿਸਕ ਘਟ ਸਕਦਾ ਹੈ ਅਤੇ ਆਟੋ, ਕਲਾਉਡ, ਅਤੇ ਡਿਫੈਂਸ ਖਾਤਰ ਨਜ਼ਦੀਕੀ ਮਿਲ ਸਕਦੀ ਹੈ। ਪਰ ਇਸ ਨਾਲ ਆਪਣੀ-ਆਪ ਵਿੱਚ ਉਹ ਖਾਸ ਫਾਇਦੇ ਤੁਰੰਤ ਮੁੜ-ਰਚੇ ਨਹੀਂ ਜਾਂਦੇ ਜੋ TSMC ਨੂੰ ਅਡਵਾਂਸਡ ਨੋਡ ਚਿਪਾਂ ਲਈ ਡਿਫਾਲਟ ਬਣਾਉਂਦੇ ਹਨ।
ਇੱਕ ਫੈਬ ਸਿਰਫ਼ ਦਿੱਖ ਰਹੀ ਹੈ। ਆਸਲ ਮੁਸ਼ਕਲ ਆਲੇ-ਦੁਆਲੇ ਦੇ ਇਕੋਸਿਸਟਮ ਵਿੱਚ ਹੈ: ਸਮੱਗਰੀਆਂ, ਵਿਸ਼ੇਸ਼ ਰਸਾਇਣ, ਵਾਫਰ ਸਪਲਾਇਰ, ਪੈਕੇਜਿੰਗ, ਟੈਸਟਿੰਗ, ਅਤੇ ਉਹ ਗਿੜ-ਜਾਲ ਫੈਬਲੈਸ ਕੰਪਨੀਆਂ ਅਤੇ ਇੰਜੀਨੀਅਰਾਂ ਦਾ ਜੋ yield ਰੈਂਪ ਕਰਨ ਜਾਣਦੇ ਹਨ। ਭਾਵੇਂ ਨਵੀਂ ਸਹੂਲਤ ਦੇ ਨਾਮਪਲੇਟ ਸਮਰੱਥਾ ਹੋਵੇ, ਇਹ ਕਈ ਸਾਲ ਲੱਗ ਸਕਦੇ ਹੈ ਹਾਈ-ਯੀਲਡ, ਹਾਈ-ਪਰਫਾਰਮੈਂਸ ਸਿਲੀਕਾਨ ਦੇ ਵਾਸਤੇ ਅਸਲ ਉਤਪਾਦਨ ਮਿਲਣ ਲਈ।
ਕੁਝ ਰੁਕਾਵਟਾਂ ਪੈਸੇ ਨਾਲ ਜ਼ਿਆਦਾ ਤੇਜ਼ੀ ਨਾਲ ਹਟਾਈਆਂ ਨਹੀਂ ਜਾ ਸਕਦੀਆਂ:
ਇਹ ਪਾਬੰਦੀਆਂ contract chip manufacturing ਨੂੰ ਇੱਕ ਕਮੋਡੀਟੀ ਨਹੀਂ, ਬਲਕਿ ਇੱਕ ਹُنਰ ਬਣਾਉਂਦੀਆਂ ਹਨ ਜੋ ਸਾਈਕਲਾਂ 'ਚ ਸਿੱਖਿਆ ਜਾਂਦਾ ਹੈ।
ਫਾਊਂਡਰੀ ਫੁਟਪ੍ਰਿੰਟ ਨੂੰ ਵੱਖ-ਵੱਖ ਕਰਨ ਦਾ ਅਰਥ ਅਕਸਰ ਲਾਗਤ (ਨਵੀਂ ਇਮਾਰਤਾਂ ਮਹਿੰਗੀਆਂ), ਗਤੀ (ਰੈਂਪ ਧੀਮਾ), ਇਕੋਸਿਸਟਮ ਦੀ ਗਰੰਭਤਾ (ਸਪਲਾਇਰ ਦੀ ਘਣਤਾ ਵੱਖਰੀ), ਅਤੇ ਅਪਰ਼ੇਸ਼ਨਲ ਪੱਕੜ (yield learning ਕਬਰਵਾਲੀ) 'ਚ ਚੋਣ ਕਰਨ ਸਮਾਨ ਹੁੰਦਾ ਹੈ। ਇੱਕ ਖੇਤਰ ਇੱਕ ਪਾਸੇ ਬਿਹਤਰ ਹੋ ਸਕਦਾ ਹੈ ਪਰ ਹੋਰ ਪਾਸਿਆਂ 'ਚ ਪਿੱਛੇ ਰਹਿ ਸਕਦਾ ਹੈ।
ਚਾਰ ਸੰਕੇਤ ਦੇਖੋ:
ਦਿਵਰਸੀਫਿਕੇਸ਼ਨ ਹੋ ਰਹੀ ਹੈ—ਪਰ "ਇੱਕ ਫੈਬ ਹੈ" ਅਤੇ "ਇਹ ਵਿਸ਼ਵਾਸਯੋਗ ਤਰੀਕੇ ਨਾਲ ਆਗੂ ਚਿਪਾਂ ਨੂੰ ਪੈਮਾਨੇ 'ਤੇ ਤਿਆਰ ਕਰਦੀ ਹੈ" ਵਿਚਕਾਰ ਦੀ ਖਾਈ ਹੀ TSMC ਦੀ ਪ੍ਰਬਲਤਾ ਨੂੰ ਜਾਰੀ ਰੱਖਦੀ ਹੈ।
ਲੋਕ ਆਮ ਤੌਰ 'ਤੇ "ਅਡਵਾਂਸਡ ਚਿਪ" ਬਾਰੇ ਗੱਲ ਕਰਦੇ ਹਨ ਜਿਵੇਂ ਪੂਰਾ ਉਦਯੋਗ ਇੱਕ ਦੌੜ ਹੈ ਸਭ ਤੋਂ ਛੋਟੇ ਨੈਨੋਮੀਟਰ ਨੰਬਰ ਲਈ। ਅਸਲ ਵਿਚ, ਦੋ ਸਪਲਾਈ ਸਮੱਸਿਆਵਾਂ ਹਨ ਜੋ ਬਹੁਤ ਵਿਭਿੰਨ ਤਰ੍ਹਾਂ ਕੰਮ ਕਰਦੀਆਂ ਹਨ: ਲੀਡਿੰਗ-ਏਜ ਨੋਡਸ (ਨਵੇਂ, ਛੋਟੇ ਟਰਾਂਜ਼ਿਸਟਰ) ਅਤੇ ਮੈਚਰ ਨੋਡਸ (ਪੁਰਾਣੇ, ਵਿਆਪਕ ਪ੍ਰੋਸੈਸ)।
Leading-edge ਚਿਪ—ਫਲੈਗਸ਼ਿਪ ਫੋਨ, ਡੇਟਾ-ਸੈਂਟਰ ਐਕਸਲੇਰੇਟਰ, ਅਤੇ ਉੱਚ-ਅੰਤ PCs—ਨਵੀਨਤਮ ਟੂਲਸ, ਸਭ ਤੋਂ ਜ਼ਿਆਦਾ ਕਲੇਕਸ਼ਨ ਨਿਯੰਤਰਣ ਅਤੇ ਕੁਝ ਫੈਬਾਂ ਦੀ ਲੋੜ ਰੱਖਦੇ ਹਨ ਜੋ ਉਨ੍ਹਾਂ ਨੂੰ ਉੱਚ ਯੀਲਡ 'ਤੇ ਚਲਾ ਸਕਦੀਆਂ ਹਨ। ਕੈਪੇਸਿਟੀ ਘੱਟ ਹੈ ਕਿਉਂਕਿ ਬਣਾਉਣ ਦੀ ਲਾਗਤ ਮਹਿੰਗੀ ਹੈ ਅਤੇ ਮੰਗ ਅਸਥਿਰ ਹੈ: ਇੱਕ ਹੀ ਉਤਪਾਦ ਚੱਕਰ ਜਾਂ AI ਲਹਿਰ ਆਦੇਸ਼ਾਂ ਨੂੰ ਬਦਲ ਸਕਦੀ ਹੈ।
ਪਿਛਲੇ ਵਰਾਂ ਦੀਆਂ ਬਹੁਤੀਂ ਦਰਦਨਾਕ ਰੁਕਾਵਟਾਂ ਨਵੇਂ ਸਮਾਰਟਫੋਨ ਚਿਪਾਂ ਬਾਰੇ ਨਹੀਂ ਸਨ। ਉਹ ਮੈਚਰ-ਨੋਡ ਉਪਕਰਨ ਬਾਰੇ ਸਨ ਜੋ ਹਰ ਥਾਂ ਵਰਤੇ ਜਾਂਦੇ ਹਨ: ਪਾਵਰ ਮੈਨੇਜਮੈਂਟ ICs, ਡਿਸਪਲੇ ਡਰਾਈਵਰ, ਮਾਈਕ੍ਰੋਕਂਟਰੋਲਰ, ਕੰਨੈਕਟਿਵਿਟੀ ਚਿਪ, ਅਤੇ ਸੈਂਸਰ ਇੰਟਰਫੇਸ। ਕਾਰਾਂ ਅਤੇ ਘਰੇਲੂ ਉਪਕਰਨ ਇਹ ਹਿੱਸੇ ਬੜੇ ਪੈਮਾਨੇ 'ਤੇ ਲੈਂਦੇ ਹਨ, ਅਤੇ ਯੋਗਤਾ ਚੱਕਰ ਲੰਬੇ ਹੁੰਦੇ ਹਨ—ਆਟੋਮੋਟਿਵ ਨੂੰ ਸਿਰਫ਼ "ਨਜ਼ਦੀਕੀ" ਵਿਕਲਪਾਂ ਨਾਲ ਰੀ-ਟੈਸਟ ਅਤੇ ਰੀ-ਸਰਟੀਫਾਇ ਕਰਨ ਦੀ ਆਜ਼ਾਦੀ ਨਹੀਂ ਹੁੰਦੀ।
ਫਾਊਂਡਰੀ ਆਮ ਤੌਰ 'ਤੇ ਲੀਡਿੰਗ-ਏਜ ਕੈਪੇਸਿਟੀ ਉਸ ਵੇਲੇ ਜੋੜਦੀਆਂ ਹਨ ਜਦੋਂ ਉਨ੍ਹਾਂ ਨੂੰ ਉੱਚ-ਮਾਰਜਿਨ, ਉੱਚ-ਕਮੇਟਮੈਂਟ ਮੰਗ (ਅਕਸਰ ਕੁਝ ਵੱਡੇ ਗ੍ਰਾਹਕਾਂ ਤੋਂ) ਦਿਖਾਈ ਦੇਵੇ। ਮੈਚਰ-ਨੋਡ ਵਧਾਉਣਾ ਇੱਕ ਵੱਖਰਾ ਪੁੱਛ: ਮਾਰਜਿਨ ਘਟ ਹੁੰਦਾ ਹੈ ਪਰ ਮੰਗ ਜਿਆਦਾ ਸਥਿਰ ਹੁੰਦੀ ਹੈ—ਜਦੋਂ ਮੈੰਗ spike ਕਰਦੀ ਹੈ, ਕੈਪੇਸਿਟੀ ਜੋੜਨਾ ਅਸਾਨ ਨਹੀਂ ਕਿਉਂਕਿ ਬਿਜ਼ਨਸ ਕੇਸ ਸਿੱਧਾ ਨਹੀਂ ਹੁੰਦਾ।
ਭਾਵੇਂ ਵਾਫਰ ਉਪਲਬਧ ਹੋਣ, ਚਿਪਾਂ ਨੂੰ ਅਜੇ ਵੀ ਪੈਕੇਜ ਅਤੇ ਟੈਸਟ ਹੋਣਾ ਲਾਜ਼ਮੀ ਹੈ। ਅਡਵਾਂਸਡ ਪੈਕੇਜਿੰਗ (ਜੈਸੀ ਕਿ chiplets, 2.5D/3D stacking, ਅਤੇ high-bandwidth memory ਇੰਟੀਗਰੇਸ਼ਨ) ਆਪਣੀ ਹੀ ਰੁਕਾਵਟ ਬਣ ਸਕਦੀ ਹੈ—ਉਸ ਦੀ ਆਪਣੀ ਸਸੀਮਤ ਸਮੱਗਰੀ, ਉਪਕਰਨ, ਅਤੇ ਵਿਸ਼ੇਸ਼ਜ్ఞ ਗਿਆਨ ਹੁੰਦਾ ਹੈ। ਇਸਦਾ ਮਤਲਬ ਹੈ ਕਿ "ਹੋਰ ਵਾਫਰ" ਖ਼ਰੋਰੇ 'ਚ ਅਨੁਵਾਦ ਨਹੀਂ ਹੁੰਦਾ "ਹੋਰ ਸ਼ਿਪੇਬਲ ਚਿਪ"।
ਕੋਈ ਵੀ ਕੰਪਨੀ ਇੱਕ ਦਿਨ ਵਿੱਚ ਫਾਊਂਡਰੀ ਇਕੋਸਿਸਟਮ ਤੋਂ "ਬਾਹਰ" ਨਹੀਂ ਹੋ ਸਕਦੀ, ਪਰ ਟੈਕ ਟੀਮਾਂ ਇਹ ਘਟਾ ਸਕਦੀਆਂ ਹਨ ਕਿ ਇੱਕ ਫੈਕਟਰੀ ਫੈਸਲਾ ਕਿਵੇਂ ਉਨ੍ਹਾਂ ਦੇ ਉਤਪਾਦ ਰੋਡਮੈਪ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ।
Multi-sourcing ਸਿਰਫ਼ ਸਲਾਇਡ 'ਤੇ ਦੋ ਸਪਲਾਇਰਾਂ ਨੂੰ ਮਨਜ਼ੂਰ ਕਰਨ ਨਹੀਂ ਹੈ। ਆਮ ਤੌਰ 'ਤੇ ਇਹ ਦਾ ਮਤਲਬ ਹੁੰਦਾ ਹੈ ਦੂਜੇ ਪ੍ਰੋਸੈਸ ਨੋਡ ਅਤੇ ਦੂਜੇ ਪੈਕੇਜ/ਟੈਸਟ ਰਾਹ ਨੂੰ ਯੋਗ ਬਣਾਉਣਾ।
ਇੱਕ ਪ੍ਰਾਇਗਮੈਟਿਕ ਤਰੀਕਾ ਇਹ ਹੈ ਕਿ ਖ਼ਤਰੇ ਨੂੰ ਟੀਅਰ ਵਾਰ ਵੰਡੋ: ਫਲੈਗਸ਼ਿਪ ਉਤਪਾਦਾਂ ਲਈ ਇੱਕ ਆਗੂ-ਨੋਡ ਵਰਜਨ ਰੱਖੋ, ਅਤੇ ਮੈਨਸਟਰੀਮ SKUs ਲਈ ਇੱਕ ਦੂਜਾ ਇੰਪਲੀਮੇਨਟੇਸ਼ਨ ਇੱਕ ਹੋਰ ਉਪਲਬਧ ਨੋਡ 'ਤੇ ਰੱਖੋ। ਦੂਜੇ ਵਰਜਨ ਦੀ ਪ੍ਰਦਰਸ਼ਨ ਚੋਟੀਆ ਰਹੇਗੀ, ਪਰ ਇਹ ਅਲੋਕੇਸ਼ਨ ਟਾਈਟ ਹੋਣ 'ਤੇ ਰੇਵੇਨਯੂ ਦੀ ਰੱਖਿਆ ਕਰ ਸਕਦਾ ਹੈ।
ਡਿਜ਼ਾਈਨ ਟੀਮਾਂ fallback ਵਿਕਲਪਾਂ "pre-bake" ਕਰ ਸਕਦੀਆਂ ਹਨ: ਲਾਇਬ੍ਰੇਰੀਜ਼, IP ਬਲਾਕ, ਅਤੇ ਪੈਕੇਜ ਚੋਣਾਂ ਜੋ ਘੱਟ ਹੈਰਾਨੀ ਨਾਲ ਟ੍ਰਾਂਸਫਰ ਕੀਤੀਆਂ ਜਾ ਸਕਣ। ਛੋਟੀ-ਛੋਟੀ ਚੋਣਾਂ—ਵੋਲਟੇਜ ਮਾਰਜਿਨ, SRAM ਡੈਂਸੀਟੀ ਅਨੁਮਾਨ, ਜਾਂ ਇੱਕ ਪੈਕੇਜਿੰਗ ਨਿਰਭਰਤਾ—ਤੁਹਾਨੂੰ ਇੱਕ ਫਾਊਂਡਰੀ ਫਲੋ 'ਤੇ ਲਾਕ ਕਰ ਸਕਦੀਆਂ ਹਨ।
ਇੱਥੇ design-for-manufacturability ਮਹੱਤਵ ਰੱਖਦੀ ਹੈ: ਫਾਊਂਡਰੀ ਅਤੇ OSAT ਨਾਲ ਸ਼ੁਰੂ ਤੋਂ ਕੋ-ਡਿਵੈਲਪ ਕਰੋ ਤਾਂ ਕਿ ਡਿਜ਼ਾਈਨ ਪ੍ਰੋਸੈਸ ਵੈਰੀਏਸ਼ਨ ਸਹਿਣਸ਼ੀਲ ਹੋਵੇ, ਹਕੀਕਤੀ ਯੀਲਡ ਲਕੜੇ ਹੋਣ, ਅਤੇ ਐਕਸੋਟਿਕ ਕਦਮਾਂ ਤੋਂ ਬਚਿਆ ਜਾਵੇ ਜੋ ਕੇਵਲ ਇਕ ਸਾਈਟ ਚਲਾ ਸਕਦੀ ਹੈ।
ਇਨਵੇਂਟਰੀ ਮਹਿੰਗੀ ਹੈ, ਪਰ ਲੰਬੇ-ਲੀਡ ਹਿੱਸਿਆਂ (substrates, power management ICs, microcontrollers) ਲਈ ਲਕੜੀ-ਭਰੂ ਬਫਰ ਆਮ ਤੌਰ 'ਤੇ ਇੱਕ "ਇੱਕ ਲੁੱਟਣਾ-ਰੋਟ" ਰੋਕ ਸਕਦਾ ਹੈ।
ਲੰਬੇ-ਅਵਧੀ ਕੈਪੇਸਿਟੀ ਐਗਰੀਮੈਂਟ (LCAs) ਵਿਹਾਰ ਬਦਲ ਦਿੰਦੇ ਹਨ: ਇੰਜੀਨੀਅਰਿੰਗ ਸਥਿਰ ਨੋਡ ਤੇ ਤਰਜੀਹ ਦਿੰਦੀ ਹੈ, ਉਤਪਾਦ ਟੀਮਾਂ ਪਹਿਲਾਂ ਵਿਸ਼ੇਸ਼ਤਾਂ ਫ੍ਰੀਜ਼ ਕਰਦੇ ਹਨ, ਅਤੇ ਪਰਚੇਦਾਰੀ ਨੂੰ ਸਾਫ਼ ਅਲੋਕੇਸ਼ਨ ਹੱਕ ਮਿਲਦੇ ਹਨ। ਤਰਜੀਹ ਲਚੀਲਾਪਨ ਘੱਟ ਕਰਦੀ ਹੈ—ਇਸ ਲਈ ਬਦਲਾਅ ਧਾਰਾਂ ਦੀਆਂ ਧਾਰਾਂ ਪਹਿਲਾਂ ਤੋਂ ਹੀ ਨੈਗੋਸ਼ਿਏਟ ਕਰੋ।
ਸਪਲਾਇਰਾਂ ਨੂੰ ਹੌਂਸਲਾ-ਵਾਂਗ ਨਹੀਂ; ਵਿਸ਼ੇਸ਼ ਜਾਣਕਾਰੀ ਮੰਗੋ: ਆਮ ਅਤੇ ਸਭ ਤੋਂ ਖਰਾਬ ਕੇਸ ਲੀਡ ਟਾਈਮ, ਘਾਟ ਦੌਰਾਨ ਅਲੋਕੇਸ਼ਨ ਨਿਯਮ, ਪ੍ਰਾਥਮਿਕਤਾ ਕੀ ਪੇਮੈਂਟ/LCAs ਨਾਲ ਜੁੜੀ ਹੈ, wafers ਕਿੱਥੇ ਫੈਬ ਕੀਤੇ ਜਾਂਦੇ ਹਨ ਅਤੇ packaged ਕਿੱਥੇ ਹੁੰਦੇ ਹਨ, ਅਤੇ ਕੀ ਇੱਕ "approved" alternate ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ। ਇਹ ਜਵਾਬ ਤੁਹਾਡੇ ਅਸਲੀ ਨਿਰਭਰਤਾ ਪ੍ਰੋਫਾਈਲ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਦੇ ਹਨ।
ਇੱਕ ਸਭ ਤੋਂ ਪ੍ਰਯੋਗਿਕ ਤਰੀਕਾ "ਹੈਰਾਨੀ" ਨਿਰਭਰਤਾ ਘਟਾਉਣ ਲਈ ਇਹ ਹੈ ਕਿ ਇਸਨੂੰ ਮੈਪ ਕਰੋ: ਇੱਕ ਹਲਕਾ ਅੰਦਰੂਨੀ ਡੈਸ਼ਬੋਰਡ ਜੋ ਹਰ ਉਤਪਾਦ ਨੂੰ ਇਸਦੇ ਨੋਡ, ਫਾਊਂਡਰੀ, ਪੈਕੇਜ/ਟੈਸਟ ਪਾਥ, ਆਵਸ਼ਯਕ ਸਮੱਗਰੀਆਂ, ਅਤੇ ਲੀਡ-ਟਾਈਮ ਅਨੁਮਾਨ ਨਾਲ ਜੋੜੇ। ਇਹ ਕਿਸਮ ਦੀ ਵਿਜ਼ੀਬਿਲਟੀ ਅਕਸਰ ਧੁੰਦਲੇ ਸਪਲਾਈ-ਚੇਨ ਰਿਸਕ ਨੂੰ ਵਿਲੱਖਣ ਇੰਜੀਨੀਅਰਿੰਗ ਅਤੇ ਪਰਚੇਦਾਰ ਕੰਮ ਵਿੱਚ ਬਦਲ ਦਿੰਦੀ ਹੈ।
ਜੇ ਤੁਸੀਂ ਇਹ ਅੰਦਰੂਨੀ ਐਪ ਬਣਾ ਰਹੇ ਹੋ, ਤਾਂ ਇੱਕ vibe-coding ਪਲੇਟਫਾਰਮ ਜਿਵੇਂ Koder.ai ਟੀਮਾਂ ਨੂੰ ਸੋਫਟਵੇਅਰ ਤੇਜ਼ੀ ਨਾਲ ਪ੍ਰੋਟੋਟਾਈਪ ਕਰਨ ਅਤੇ ਸ਼ਿਪ ਕਰਨ ਵਿੱਚ ਮਦਦ ਕਰ ਸਕਦਾ ਹੈ—ਇੱਕ ਚੈਟ ਇੰਟਰਫੇਸ ਦੀ ਵਰਤੋਂ ਕਰਕੇ React ਵੈਬ ਡੈਸ਼ਬੋਰਡ ਨਾਲ Go + PostgreSQL ਬੈਕਐਂਡ ਬਣਾਉਂਦੇ ਹੋਏ, ਫਿਰ Planning Mode ਵਿੱਚ ਇਤਰੈਟ ਕਰਦੇ ਹੋਏ ਬਿਨਾਂ ਬਦਲਾਅ ਕਮਿਟ ਕੀਤੇ। ਮੁੱਖ ਗੱਲ ਗਤੀ ਹੈ: ਜਿੰਨੀ ਤੇਜ਼ੀ ਨਾਲ ਤੁਸੀਂ ਰੁਕਾਵਟਾਂ ਮਾਡਲ ਅਤੇ ਸਿਨੇਰੀਓਜ਼ ਟੈਸਟ ਕਰ ਸਕੋਗੇ, ਉਤਨਾ ਹੀ ਘੱਟ ਤੁਸੀਂ ਅਲੋਕੇਸ਼ਨ ਕਠੋਰ ਹੋਣ 'ਤੇ ਹੀਰੋਈਕ ਕੋਆਰਡੀਨੇਸ਼ਨ 'ਤੇ ਨਿਰਭਰ ਹੋਵੋਗੇ।
ਜੇ ਤੁਸੀਂ ਸੈਮੀਕੰਡਕਟਰ ਰੋਜ਼ਗਾਰਾਂ ਲਈ ਨਹੀਂ ਹੁੰਦੇ, ਸਭ ਤੋਂ ਆਸਾਨ ਗਲਤੀ ਚਿਪ ਸਪਲਾਈ ਨੂੰ ਹਾਂ/ਨਾ ਸਵਾਲ ਬਣਾਉਣਾ ਹੈ: ਜਾਂ ਤਾਂ ਘਾਟ ਹੈ ਜਾਂ ਨਹੀਂ। ਅਸਲ ਵਿੱਚ, ਪਹਿਲੇ ਚੇਤੇ ਕਰਨ ਵਾਲੇ ਸੰਕੇਤ ਮਹੀਨਿਆਂ (ਕਦੇ ਕਦੇ ਸਾਲਾਂ) ਪਹਿਲਾਂ ਆਉਂਦੇ ਹਨ ਕਿ ਕੀਮਤਾਂ ਹਿਲਣਗੀਆਂ ਜਾਂ ਉਤਪਾਦ ਪਿਸਲਣਗੇ।
Capex cycles (ਫੈਕਟਰੀ ਖ਼ਰਚ): ਜਦੋਂ TSMC ਅਤੇ ਸਮਕਾਲੀ ਲੰਬੀ-ਅਵਧੀ ਦੀ ਖ਼ਰਚਾ ਯੋਜਨਾਵਾਂ ਵਧਾਉਂਦੇ ਹਨ, ਇਹ ਮੰਗ 'ਚ ਵਿਸ਼ਵਾਸ ਦਰਸਾਉਂਦਾ ਹੈ—ਪਰ ਇਹ ਵੀ ਸੀਗਨਲ ਕਰਦਾ ਹੈ ਕਿ ਨਵੀਂ ਕੈਪੇਸਿਟੀ ਕਿੱਥੇ ਆ ਰਹੀ ਹੈ: ਲੀਡਿੰਗ-ਏਜ, ਮੈਚਰ ਨੋਡ, ਜਾਂ ਪੈਕੇਜਿੰਗ।
ਟੂਲ ਡਿਲਿਵਰੀ ਬੈਕਲੌਗ: ਆਗੂ ਟੂਲ (ਖ਼ਾਸ ਕਰਕੇ EUV) ਸੀਮਤ ਮਾਤਰਾਂ ਵਿੱਚ ਬਣਦੇ ਹਨ। ਜੇ ਟੂਲ ਨਿਰਮਾਤਾ ਵੱਖ-ਵੱਖ ਸਾਲਾਂ ਦੇ ਬੈਕਲੌਗ ਬਾਰੇ ਗੱਲ ਕਰਦੇ ਹਨ, ਤਾਂ ਇਹ ਚੁੱਪ ਚੱਲ ਕੇ ਦੱਸਦਾ ਹੈ ਕਿ ਕੈਪੇਸਿਟੀ ਵਿਸਤਾਰ ਹੌਲੀ ਹੋਵੇਗੀ, ਭਾਵੇਂ ਪੈਸਾ ਹੋਵੇ।
ਪੈਕੇਜਿੰਗ ਕੈਪੇਸਿਟੀ: ਹੁਣ ਵੱਧ ਪ੍ਰਦਰਸ਼ਨ ਅਡਵਾਂਸਡ ਪੈਕੇਜਿੰਗ 'ਤੇ ਨਿਰਭਰ ਹੈ। ਜੇ ਪੈਕੇਜਿੰਗ ਲਾਈਨਾਂ ਸੰਕੁਚਿਤ ਹਨ, ਤਾਂ "ਪਰਿਪੂਰਨ ਵਾਫਰ" ਵੀ ਕਾਫੀ ਸ਼ਿਪੇਬਲ ਚਿਪ 'ਚ ਤਬਦੀਲ ਨਹੀਂ ਹੁੰਦੇ।
ਕੰਪਨੀਆਂ ਸ਼ਬਦ-ਚੋਣ ਅਸਾਨੀ ਨਾਲ ਵਰਤਦੀਆਂ ਹਨ:
ਜੇ ਕਿਸੇ ਘੋਸ਼ਣਾ ਵਿੱਚ ਸੀਧਾ "volume" ਉਤੇ ਜਾ ਦਿੱਤਾ ਗਿਆ ਹੈ, ਤਾਂ ਪ੍ਰਮਾਣ ਲੱਭੋ: ਗ੍ਰਾਹਕ ਦੇ ਨਾਮ, ਸ਼ਿਪਿੰਗ ਟਾਈਮਲਾਈਨ, ਅਤੇ ਕੀ ਪੈਕੇਜਿੰਗ ਸ਼ਾਮਲ ਹੈ।
ਹੋਰ ਵਿਆਖਿਆਵਾਂ ਅਤੇ ਅਪਡੇਟ ਲਈ, /blog ਵੇਖੋ.
ਇੱਕ ਸਟ੍ਰੈਟਜਿਕ ਰੁਕਾਵਟ ਉਹ ਨੁਕਤਾ ਹੁੰਦਾ ਹੈ ਜਿਸ ਵਿਚ ਸਿਸਟਮ ਦੀ ਸਮਰੱਥਾ ਸੀਮਿਤ ਹੁੰਦੀ ਹੈ, ਵਿਕਲਪ ਘੱਟ ਹੁੰਦੇ ਹਨ ਅਤੇ ਦੇਰੀਆਂ ਬਾਹਰੀ ਤੌਰ ਤੇ ਫੈਲ ਜਾਂਦੀਆਂ ਹਨ। ਅਡਵਾਂਸਡ ਚਿਪਾਂ ਲਈ, ਰੁਕਾਵਟ ਅਕਸਰ ਚਿਪ ਡਿਜ਼ਾਈਨ ਟੈਲੈਂਟ ਨਹੀਂ ਹੁੰਦੀ—ਇਹ ਫੈਕਟਰੀਆਂ ਦੀ ਘੱਟ ਗਿਣਤੀ ਹੁੰਦੀ ਹੈ ਜੋ ਨਿਰੰਤਰ ਉੱਚ ਯੀਲਡ ਅਤੇ ਵੱਡੇ ਪਰਿਮਾਣੇ 'ਤੇ ਆਗੂ ਨੋਡ ਤੇ ਉਤਪਾਦਨ ਕਰ ਸਕਦੀਆਂ ਹਨ।
TSMC ਦੀ ਲੀਵਰੇਜ ਇਨ੍ਹਾਂ ਤਿੰਨ ਗੁਣਾਂ ਨੂੰ ਲਗਾਤਾਰ ਜੋੜ ਕੇ ਬਣਦੀ ਹੈ:
ਅਨੇਕ ਕੰਪਨੀਆਂ ਵਧੀਆ ਚਿਪ ਡਿਜ਼ਾਈਨ ਕਰ ਸਕਦੀਆਂ ਹਨ; ਪਰ ਓਹਨਾਂ ਵਿੱਚੋਂ ਘੱਟ ਹੀ ਅਜਿਹੇ ਹਨ ਜੋ ਫਰੰਟੀਅਰ 'ਤੇ ਸਮੇਂ ਸਿਰ ਉਤਪਾਦਨ ਕਰ ਸਕਦੀਆਂ ਹਨ।
A foundry ਹੋਰ ਕੰਪਨੀਆਂ ਲਈ ਚਿਪ ਨਿਰਮਾਣ ਕਰਦੀ ਹੈ。
ਇਹ ਵੰਡ ਡਿਜ਼ਾਈਨਰਾਂ ਨੂੰ ਫੈਕਟਰੀ ਬਣਾਉਣ ਦੇ ਬਹੁਤ ਵੱਡੇ ਖ਼ਰਚ ਤੋਂ ਬਿਨਾਂ ਤੇਜ਼ੀ ਨਾਲ ਇਤਰੈਟ ਕਰਨ ਦੀ ਆਜ਼ਾਦੀ ਦਿੰਦੀ ਹੈ, ਜਦਕਿ ਫਾਊਂਡਰੀਜ਼ ਨਿਰਮਾਣ ਵਿੱਚ ਵਿਸ਼ੇਸ਼ਤਾ ਅਤੇ ਪੈਮਾਨੇ ਨਾਲ ਜੀਤਦੀਆਂ ਹਨ।
A “node” (ਜਿਵੇਂ 7nm, 5nm, 3nm) ਨਿਰਮਾਣ ਤਕਨੀਕ ਦੀ ਇਕ ਪੀੜ੍ਹੀ ਲਈ ਛੋਟਾ ਸ਼ਬਦ ਹੈ। ਨਵੀਆਂ ਨੋਡਸ ਆਮ ਤੌਰ 'ਤੇ ਪ੍ਰਦਰਸ਼ਨ ਪਰ ਵਾਟ ਵਧਾਉਂਦੀਆਂ ਹਨ ਜਾਂ ਟਰਾਂਜ਼ਿਸਟਰ ਦਿਖਤ ਵਧਾਉਂਦੀਆਂ ਹਨ।
ਅਮਲੀ ਤੌਰ ਤੇ, ਨੋਡ ਚੁਣਨਾ ਇਹ ਵੀ ਹੈ ਕਿ ਤੁਸੀਂ ਕਿਸ ਟੂਲਚੇਨ ਤੇ ਪ੍ਰੋਸੈਸ ਨਿਯਮਾਂ ਨੂੰ ਚੁਣ ਰਹੇ ਹੋ, ਕੈਪੇਸਿਟੀ ਦੀ ਉਪਲਬਧਤਾ, ਅਤੇ ਲਾਗਤ ਅਤੇ ਜੋਖਮ—ਕਿਉਂਕਿ ਨਵੀਆਂ ਨੋਡਸ ਸਮੇਂ ਦੇ ਨਾਲ ਰैंਪ ਹੁੰਦੀਆਂ ਹਨ।
ਅਡਵਾਂਸਡ ਨਿਰਮਾਣ ਨੂੰ ਦੁਹਰਾਉਣਾ ਮੁਸ਼ਕਲ ਹੈ ਕਿਉਂਕਿ ਕਾਮਯਾਬੀ ਸਿਰਫ ਪੈਸੇ ਅਤੇ ਇਮਾਰਤਾਂ ਤੋਂ ਬੜ੍ਹ ਕੇ ਹੋਂਦੀ ਹੈ:
ਇੱਕੋ ਜਿਹੇ ਉਪਕਰਨ ਵਾਲੇ ਦੋ ਫੈਬ ਵੀ ਵੱਖ-ਵੱਖ ਯੀਲਡ ਅਤੇ ਭਰੋਸੇਯੋਗਤਾ ਦੇ ਨਤੀਜੇ ਦੇ ਸਕਦੇ ਹਨ, ਜੋ ਅਸਲ ਉਤਪਾਦਨ ਫਲ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ।
EUV (extreme ultraviolet) ਲਿਥੋਗਰਾਫੀ ਆਗੂ-ਨੋਡ ਚਿਪਾਂ ਵਿਚ ਸਭ ਤੋਂ ਛੋਟੇ ਫੀਚਰਾਂ ਨੂੰ ਪੈਟਰਨ ਕਰਨ ਲਈ ਇਕ ਆਵਸ਼ਯਕ ਟੂਲ ਹੈ। ਇਹ ਇਸ ਲਈ ਮਹੱਤਵਪੂਰਨ ਹੈ:
ਇਸ ਲਈ, ਚੰਗੀ-ਖ਼ਰਚੀ ਨਿਵੇਸ਼ ਹੋਣ ਦੇ ਬਾਵਜੂਦ ਵੀ, ਟੂਲ ਦੀ ਸਪਲਾਈ ਅਤੇ ਇੱਕੋ-ਜਿਹੇ ਇਕੋਸਿਸਟਮ ਦੀ ਲੋੜ ਵੱਡੀ ਰੁਕਾਵਟ ਬਣ ਸਕਦੀ ਹੈ।
ਅਕਸਰ ਬੰਧਨ ਉਹਨਾਂ ਹੱਥ-ਉੱਤੇ ਦਰਜ਼ੇ 'ਤੇ ਹੁੰਦੇ ਹਨ ਜਿੱਥੇ ਸ਼ੈਡਿਊਲ ਬਦਲਣਾ ਮੁਸ਼ਕਲ ਹੋ ਜਾਂਦਾ ਹੈ:
ਇੱਕ ਛੋਟੀ ਜਿਹੀ ਸਲਿੱਪ ਪੈਕਿੰਗ, ਟੈਸਟ ਅਤੇ ਸ਼ਿਪਿੰਗ ਨੂੰ ਢੇਰ ਕਰ ਸਕਦੀ ਹੈ—ਹਫ਼ਤਿਆਂ ਵਾਲੀ ਸਮੱਸਿਆ ਨੂੰ ਕਵਾਰਟਰ-ਲੰਬੀ ਦੇਰੀ ਬਣਾਉਂਦਿਆਂ।
Yield ਉਹ ਅਨੁਪਾਤ ਹੈ ਜੋ ਇੱਕ ਵਾਫਰ ਤੋਂ ਵਰਤਣਯੋਗ ਚਿਪਾਂ ਦੀ ਦਿਖਾਉਂਦਾ ਹੈ। ਇਹ ਸਿੱਧਾ ਪ੍ਰਭਾਵ ਪਾਉਂਦਾ ਹੈ:
ਅਡਵਾਂਸਡ ਨੋਡਸ 'ਤੇ ਛੋਟੀ ਯੀਲਡ ਬਦਲਾਅ ਵੀ ਵੱਡੇ ਸਪਲਾਈ ਝਟਕੇਆਂ ਬਣ ਸਕਦੇ ਹਨ।
ਕਿਉਂਕਿ “ਵੱਧ ਵਾਫਰ” ਦਾ ਮਤਲਬ ਨਹੀਂ ਕਿ “ਵੱਧ ਸ਼ਿਪੇਬਲ ਚਿਪ” ਹੋਣਗੇ। ਵਾਫਰ ਨਿਰਮਾਣ ਤੋਂ ਬਾਅਦ, ਚਿਪਾਂ ਨੂੰ:
ਅਡਵਾਂਸਡ ਪੈਕੇਜਿੰਗ ਦੀ ਆਪਣੀ ਲਿਮਿਟਡ ਕੈਪੇਸਿਟੀ, ਸਮੱਗਰੀਆਂ, ਅਤੇ ਵਿਸ਼ੇਸ਼ ਪਹੁੰਚਮਾਹਰਤਾ ਹੁੰਦੀ ਹੈ, ਇਸ ਕਰਕੇ ਇਹ ਵਾਫਰ ਆਉਟਪੁੱਟ ਹੋਣ ਦੇ ਬਾਵਜੂਦ ਅਲੱਗ ਰੁਕਾਵਟ ਬਣ ਸਕਦੀ ਹੈ।
ਹਾਂ—ਪਰ “ਡਾਇਵਰਸੀਫਾਈ” ਇੱਕ ਲੰਬਾ, ਅਸਮਾਨ ਯਾਤਰਾ ਹੈ, ਬਦਲਾਅ ਦੀ ਇਕ ਸਵਿੱਚ ਨਹੀਂ।
ਹੋਰ ਖੇਤਰਾਂ (ਅਮਰੀਕਾ, ਜਪਾਨ, ਯੂਰਪ) ਵਿੱਚ ਫੈਬਾਂ ਬਣਾਉਣ ਨਾਲ ਸਿੰਗਲ-ਲੋਕੇਸ਼ਨ ਰਿਸਕ ਘਟ ਸਕਦਾ ਹੈ ਅਤੇ ਕੁਝ ਖਾਤਰ ਕੀਮਤੀ ਨਜ਼ਦੀਕੀ ਲਾਭ ਮਿਲ ਸਕਦੇ ਹਨ। ਪਰ ਇਹ TSMC ਦੇ ਉਹ ਖਾਸ ਫਾਇਦਿਆਂ ਨੂੰ ਤੁਰੰਤ ਨਹੀਂ ਦੁਹਰਾਉਂਦਾ ਜੋ ਅਡਵਾਂਸਡ ਨੋਡ ਚਿਪਾਂ ਲਈ ਡੈਫੌਲਟ ਬਣਾਉਂਦੇ ਹਨ।
ਕੁਝ ਬੇਨਤੀ ਹੌਂਦੀਆਂ ਹਨ ਜਿਹੜੀਆਂ ਪੈਸੇ ਨਾਲ ਤੇਜ਼ ਨਹੀਂ ਹੋ ਸਕਦੀਆਂ:
ਇਹ ਪਾਬੰਦੀਆਂ contract chip manufacturing ਨੂੰ ਇੱਕ ਕਮੋਡੀਟੀ ਦੇ ਤੌਰ 'ਤੇ ਨਹੀਂ, ਬਲਕਿ ਇੱਕ ਕਲਾ ਵਾਂਗ ਬਣਾਉਂਦੀਆਂ ਹਨ ਜੋ ਸਾਈਕਲਾਂ ਦਰਮਿਆਨ ਸਿੱਖੀ ਜਾਂਦੀ ਹੈ।