TSMC ਵਿਰੁੱਧ Samsung Foundry: ਪ੍ਰਕਿਰਿਆ ਦੀ ਅਗਵਾਈ ਵਿਰੁੱਧ ਗਾਹਕ ਭਰੋਸਾ

ਇਹ ਤੁਲਨਾ ਵਾਸਤਵ ਵਿੱਚ ਕੀ ਮਾਪਦੀ ਹੈ

"ਫਾਉਂਡਰੀ" ਉਹ ਕੰਪਨੀ ਹੁੰਦੀ ਹੈ ਜੋ ਹੋਰ ਕੰਪਨੀਆਂ ਲਈ ਚਿਪ ਬਣਾਉਂਦੀ ਹੈ। Apple, NVIDIA, AMD, Qualcomm ਅਤੇ ਬਹੁਤ ਸਾਰੀਆਂ ਸਟਾਰਟਅਪਸ ਆਮ ਤੌਰ 'ਤੇ ਚਿਪ ਡਿਜ਼ਾਈਨ ਕਰਦੀਆਂ ਹਨ (ਬਲੂਪ੍ਰਿੰਟ), ਫਿਰ ਇੱਕ ਫਾਉਂਡਰੀ 'ਤੇ ਨਿਰਭਰ ਰਹਿੰਦੀਆਂ ਹਨ ਜੋ ਉਸ ਡਿਜ਼ਾਈਨ ਨੂੰ ਸਕੇਲ 'ਤੇ ਲੱਖਾਂ ਇੱਕੋ ਜਿਹੇ, ਕੰਮ ਕਰਨ ਵਾਲੇ ਡਾਈ ਵਿੱਚ ਬਦਲ ਦੇਵੇ।

ਫਾਉਂਡਰੀ ਦਾ ਕੰਮ ਸਿਰਫ ਪੈਟਰਨ ਪ੍ਰਿੰਟ ਕਰਨਾ ਨਹੀਂ—ਇਹ ਇੱਕ ਦੋਹਰਾਏ ਜਾ ਸਕਣ ਵਾਲੇ, ਉੱਚ-ਮਾਤਰਾ ਫੈਕਟਰੀ ਸਿਸਟਮ ਨੂੰ ਚਲਾਉਣਾ ਹੈ ਜਿੱਥੇ ਛੋਟੀ-ਛੋਟੀ ਪ੍ਰਕਿਰਿਆਕ ਨਜ਼ਰਅੰਦਾਜ਼ੀਆਂ ਫੈਸਲਾ ਕਰਦੀਆਂ ਹਨ ਕਿ ਇੱਕ ਉਤਪਾਦ ਸਮੇਂ 'ਤੇ ਸ਼ਿਪ ਹੋਵੇਗਾ ਜਾਂ ਨਹੀਂ, ਪ੍ਰਦਰਸ਼ਨ ਟੀਚੇ ਪੂਰੇ ਹੋਣਗੇ ਜਾਂ ਨਹੀਂ, ਅਤੇ ਮੌਨੜੇ ਨਫੇਬਖ਼ਸ਼ ਰਹਿਣਗੇ ਜਾਂ ਨਹੀਂ।

ਖਰੀਦਦਾਰਾਂ ਲਈ "ਪ੍ਰੋਸੈਸ ਲੀਡਰਸ਼ਿਪ" ਦਾ ਕੀ ਮਤਲਬ ਹੈ

ਪ੍ਰੋਸੈਸ ਲੀਡਰਸ਼ਿਪ ਮਾਰਕੀਟਿੰਗ ਦਾਅਵਿਆਂ ਨਾਲ ਘੱਟ ਅਤੇ ਇਸ ਨਾਲ ਵੱਧ ਸਬੰਧਿਤ ਹੈ ਕਿ ਕੌਣ ਭਰੋਸੇਯੋਗ ਤਰੀਕੇ ਨਾਲ ਬਿਹਤਰ PPA—ਪਰਫਾਰਮੈਂਸ, ਪਾਵਰ ਅਤੇ ਏਰੀਆ—ਉੱਚ ਯੀਲਡ 'ਤੇ ਦੇ ਸਕਦਾ ਹੈ। ਖਰੀਦਦਾਰਾਂ ਲਈ ਨੇਤৃত্ব ਨਿਮਨਲਿਖਿਤ ਕਾਰਜਕਾਰੀ ਨਤੀਜਿਆਂ ਰਾਹੀਂ ਦੱਸਿਆ ਜਾਂਦਾ ਹੈ:

• ਇੱਕੋ ਪਾਵਰ 'ਤੇ ਉੱਚ ਘੜੀ ਦੀ ਰਫ਼ਤਾਰ (ਜਾਂ ਇਕੋ ਪ੍ਰਦਰਸ਼ਨ 'ਤੇ ਲੰਬੀ ਬੈਟਰੀ ਲਾਈਫ)
• ਇਕੋ ਫੀਚਰਾਂ ਲਈ ਛੋਟੀ ਡਾਈ ਸਾਈਜ਼ (ਅਕਸਰ ਖਰਚ ਘਟਾਉਂਦੀ ਹੈ)
• ਘੱਟ ਦੋਸ਼-ਸਬੰਧੀ ਫੇਲ, ਵੱਧ ਵਾਲੀਅਮ ਅਤੇ ਸਥਿਰ ਸਪਲਾਈ

ਕਿਉਂ ਲੀਡਿੰਗ-ਐਜ ਨੋਡ ਮਹੱਤਵਪੂਰਨ ਹਨ

ਲੀਡਿੰਗ-ਐਜ ਨੋਡ ਉਹ ਹਨ ਜਿੱਥੇ ਸਭ ਤੋਂ ਵੱਡੀ ਕੁਸ਼ਲਤਾ ਫਾਇਦੇ ਮਿਲਦੇ ਹਨ—ਇਸ ਲਈ ਇਹ AI ਐਕਸਲੇਰੇਟਰ ਅਤੇ ਡੇਟਾ ਸੈਂਟਰ (ਪ੍ਰਤੀ ਵਾਟ ਪ੍ਰਦਰਸ਼ਨ), ਸਮਾਰਟਫੋਨ (ਬੈਟਰੀ ਲਾਈਫ ਅਤੇ ਥਰਮਲ), ਅਤੇ PC (ਪਤਲੇ ਡਿਜ਼ਾਇਨਾਂ ਵਿੱਚ ਸਥਾਈ ਪ੍ਰਦਰਸ਼ਨ) ਲਈ ਖਾਸ ਹਨ।

ਪਰ "ਸਭ ਤੋਂ ਵਧੀਆ" ਨੋਡ ਉਤਪਾਦ-ਨਿਰਭਰ ਹੁੰਦਾ ਹੈ: ਇੱਕ ਮੋਬਾਈਲ SoC ਅਤੇ ਇੱਕ ਵੱਡਾ AI GPU ਪ੍ਰਕਿਰਿਆ 'ਤੇ ਬਹੁਤ ਵੱਖਰੇ ਤਰੀਕੇ ਨਾਲ ਦਬਾਅ ਪਾਉਂਦੇ ਹਨ।

ਉਮੀਦਾਂ ਸੈੱਟ ਕਰੋ: ਨਤੀਜੇ ਵੱਖ-ਵੱਖ ਹੋ ਸਕਦੇ ਹਨ

ਇਸ ਤੁਲਨਾ ਤੋਂ ਇੱਕ ਸਥਾਈ ਜੇਤੂ ਨਹੀਂ ਨਿਕਲੇਗਾ। ਫਰਕ ਨੋਡ ਜਨਰੇਸ਼ਨ ਦੇ ਨਾਲ, ਇੱਕ ਨੋਡ ਦੀ ਜੀਵਨ ਚੱਕਰ ਸਥਿਤੀ (ਸ਼ੁਰੂਆਤੀ ਰੈਂਪ ਬਣਾਮ ਮੈਚਰ) ਅਤੇ ਖਾਸ ਡਿਜ਼ਾਈਨ ਨਿਯਮ ਅਤੇ ਲਾਇਬ੍ਰੇਰੀਆਂ ਦੇ ਆਧਾਰ 'ਤੇ ਬਦਲਦੇ ਹਨ।

ਇੱਕ ਕੰਪਨੀ ਇੱਕ ਉਤਪਾਦ ਵਰਗੀ ਲਈ ਅੱਗੇ ਹੋ ਸਕਦੀ ਹੈ ਜਦ ਕਿ ਦੂਜੀ ਕਿਸੇ ਹੋਰ ਖੇਤਰ ਵਿੱਚ ਜਿਆਦਾ ਦਿਲਚਸਪ ਹੋ ਸਕਦੀ ਹੈ।

ਨੋਡ ਨਾਂ ਇੱਕ-ਸਮਾਨ ਨਹੀਂ ਹੁੰਦੇ

ਜਨਰਲ ਪਬਲਿਕ ਲੇਬਲ ਜਿਵੇਂ "3nm" ਸਟੈਂਡਰਡ ਬਿਲਕੁਲ ਨਾਪ ਨਹੀਂ ਹਨ। ਇਹ ਉਤਪਾਦ ਨਾਂ ਹਨ, ਕੋਈ ਯੂਨੀਵਰਸਲ ਪੈਮਾਨਾ ਨਹੀਂ। ਦੋ "3nm" ਪੇਸ਼ਕਸ਼ਾਂ ਵਿੱਚ ਟ੍ਰਾਂਸਿਸਟਰ ਡਿਜ਼ਾਈਨ ਚੋਣਾਂ, ਡੈਨਸੀਟੀ ਟੀਚੇ, ਪਾਵਰ ਖਾਸੀਅਤਾਂ ਅਤੇ ਮੈਚਰਿਟੀ ਵਿੱਚ ਫਰਕ ਹੋ ਸਕਦਾ ਹੈ—ਇਸ ਲਈ ਸਿਰਫ ਨੋਡ ਲੇਬਲ ਦੇ ਆਧਾਰ 'ਤੇ ਨਹੀਂ, ਅਸਲ ਮੈਟ੍ਰਿਕਸ (PPA, ਯੀਲਡ, ਰੈਂਪ ਟਾਈਮਿੰਗ) ਦੇ ਨਾਲ ਤੁਲਨਾ ਹੀ ਮਹੱਤਵਪੂਰਨ ਹੈ।

ਉਹ ਮੈਟ੍ਰਿਕਸ ਜਿਹੜੇ ਜੇਤੂ ਨਿਰਧਾਰਤ ਕਰਦੇ ਹਨ: PPA, ਯੀਲਡ, ਅਤੇ ਟਾਈਮ-ਟੂ-ਵਾਲਿਊਮ

ਫਾਉਂਡਰੀ "ਲੀਡਰਸ਼ਿਪ" ਇਕ ਗਿਣਤੀ ਨਹੀਂ ਹੈ। ਖਰੀਦਦਾਰ ਆਮ ਤੌਰ 'ਤੇ ਇੱਕ ਨੋਡ ਨੂੰ ਇਸ ਗੱਲ 'ਤੇ ਅੰਕਿਤ ਕਰਦੇ ਹਨ ਕਿ ਕੀ ਉਹ ਵਰਤੋਂਯੋਗ ਸੰਤੁਲਨ PPA ਪੂਰਾ ਕਰਦਾ ਹੈ, ਯੀਲਡ ਵੱਖਰੇ ਪੱਧਰ 'ਤੇ ਦਿੰਦਾ ਹੈ, ਅਤੇ ਟਾਈਮ-ਟੂ-ਵਾਲਿਊਮ ਤੇਜ਼ੀ ਨਾਲ ਪਹੁੰਚਦਾ ਹੈ ਤਾਂ ਜੋ ਉਤਪਾਦ ਲਾਂਚ ਨਾਲ ਮਿਲਦਾ ਜੁਲਦਾ ਹੋਵੇ।

PPA: ਪਰਫਾਰਮੈਂਸ, ਪਾਵਰ, ਏਰੀਆ (ਅਤੇ ਕਿਉਂ ਵਿਆਪਕ ਤੌਰ 'ਤੇ ਟਰੇਡ-ਆਫ ਵੱਖਰੇ ਹੁੰਦੇ ਹਨ)

PPA ਦਾ ਅਰਥ ਹੈ ਪਰਫਾਰਮੈਂਸ (ਚਿਪ ਕਿੰਨਾ ਤੇਜ਼ ਚੱਲ ਸਕਦੀ ਹੈ), ਪਾਵਰ (ਦਿੱਤੀ ਰਫ਼ਤਾਰ 'ਤੇ ਕਿੰਨੀ ਊਰਜਾ ਖਰਚ ਹੁੰਦੀ ਹੈ), ਅਤੇ ਏਰੀਆ (ਕਿੰਨਾ ਸਿਲੀਕਾਨ ਲੱਗਦਾ ਹੈ)। ਇਹ ਲਕੜੀਆਂ ਇੱਕ-ਦੂਜੇ ਨਾਲ ਟਕਰਾਉਂਦੀਆਂ ਹਨ।

ਇੱਕ ਸਮਾਰਟਫੋਨ SoC ਪਾਵਰ ਅਤੇ ਏਰੀਆ ਨੂੰ ਤਰਜੀਹ ਦੇ ਸਕਦਾ ਹੈ ਤਾਂ ਕਿ ਬੈਟਰੀ ਲਾਈਫ ਵਧੇ ਅਤੇ ਹੋਰ ਫੀਚਰ ਡਾਈ 'ਤੇ ਆ ਸਕਣ। ਇੱਕ ਡੇਟਾ-ਸੈਂਟਰ CPU ਜਾਂ AI ਐਕਸਲੇਰੇਟਰ ਸ਼ਾਇਦ ਫ੍ਰਿਕਵੈਂਸੀ ਅਤੇ ਸਥਾਈ ਪ੍ਰਦਰਸ਼ਨ ਲਈ ਜਿਆਦਾ ਏਰੀਆ (ਅਤੇ ਲਾਗਤ) ਦਿੰਦੇ ਹੋਏ ਵੀ ਪਾਵਰ ਦੀ ਪਰवाह ਕਰੇਗਾ ਕਿਉਂਕਿ ਬਿਜਲੀ ਅਤੇ ਕੁਲਿੰਗ ਆਪਰੇਟਿੰਗ ਖਰਚ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਦੇ ਹਨ।

ਯੀਲਡ: ਲਾਗਤ ਅਤੇ ਸਕੈਡਿਊਲ ਦਾ ਗੁਣਾ

Yield ਉਹ ਹਿੱਸਾ ਹੈ ਵਫ਼ਰ 'ਤੇੋਂ ਨਿਕਲਦੇ ਡਾਈਆਂ ਵਿੱਚੋਂ ਜੋ ਕੰਮ ਕਰਦੀਆਂ ਹਨ ਅਤੇ ਨਿਰਧਾਰਿਤ spes ਨੂੰ ਪੂਰਾ ਕਰਦੀਆਂ ਹਨ। ਇਹ ਤੈਅ ਕਰਦਾ ਹੈ:

• ਇਕਾਈ ਲਾਗਤ: ਘੱਟ ਯੀਲਡ ਦਾ ਮਤਲਬ ਹੈ ਕਿ ਤੁਸੀਂ ਬਹੁਤ ਸਾਰੇ ਬੇਕਾਰ ਸਿਲੀਕਾਨ ਲਈ ਭੁਗਤਾਨ ਕਰ ਰਹੇ ਹੋ।
• ਸਕੇਡਿਊਲ: ਇੱਕੋ ਨੰਬਰ ਦੇ ਚੰਗੇ ਚਿਪਸ ਲਈ ਵੱਧ ਵੈਫਰ ਸਟਾਰਟ ਚਾਹੀਦੇ ਹੁੰਦੇ ਹਨ।
• ਵਾਲਿਊਮ ਉਪਲਬਧਤਾ: ਜੇਕਰ ਯੀਲਡ ਖਰਾਬ ਹੈ ਤਾਂ ਭਾਵੇਂ ਮੁੜ ਉਪਕਰਣ ਹੋਣ, ਸ਼ਿਪਪਬਲ ਪਾਰਟਾਂ ਉੱਤੇ ਸੀਮਾ ਆ ਸਕਦੀ ਹੈ।

Yield ਨੂੰ defect density (ਕਿੰਨੇ ਬੇਕਾਪੀ ਦੋਸ਼ ਹੁੰਦੇ ਹਨ) ਅਤੇ variability (ਵੈਫਰ ਅਤੇ ਲਾਟਾਂ ਵਿੱਚ ਟ੍ਰਾਂਸਿਸਟਰ ਵਰਤਾਰ) ਧਾਰਤੋਂ ਨਿਰਧਾਰਿਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਨੋਡ ਦੇ ਜੀਵਨ ਦੇ ਸ਼ੁਰੂ 'ਚ ਵਰਿਆਬਿਲਟੀ ਆਮ ਤੌਰ 'ਤੇ ਵੱਧ ਹੁੰਦੀ ਹੈ, ਜਿਸ ਨਾਲ ਵਰਤੋਂਯੋਗ ਫ੍ਰਿਕਵੈਂਸੀ ਬਿਨਸ ਘਟ ਸਕਦੇ ਹਨ ਜਾਂ ਰੱਖੇ ਗਏ ਵੋਲਟੇਜਾਂ ਨੂੰ konzervative ਬਣਾਉਣਾ ਪੈਂਦਾ ਹੈ।

ਟਾਈਮ-ਟੂ-ਵਾਲਿਊਮ: ਜਦੋਂ "ਉਪਲਬਧ" ਦਾ ਮਤਲਬ "ਸ਼ਿਪਪਬਲ" ਹੁੰਦਾ ਹੈ

ਸਿਰਫ ਐਲਾਨਾਂ ਦੀ ਘਾਟ ਹੈ; ਅਸਲ ਗੱਲ ਉਹ ਹੈ ਜਦੋਂ ਇੱਕ ਨੋਡ ਨਿਰੰਤਰ ਤੌਰ 'ਤੇ ਉੱਚ-ਯੀਲਡ, ਇਨ-ਸਪੈੱਕ ਵੈਫਰ ਕਈ ਗਾਹਕਾਂ ਲਈ ਉਤਪਾਦਨ ਕਰਦਾ ਹੈ। ਮੈਚਰ ਨੋਡ ਆਮ ਤੌਰ 'ਤੇ ਵੱਧ ਪੇਸ਼ਗੋਈਯੋਗ ਹੁੰਦੇ ਹਨ; ਸ਼ੁਰੂਆਤੀ-ਨੋਡ ਸਥਿਰਤਾ ਪ੍ਰਕਿਰਿਆ, ਮਾਸਕ ਅਤੇ ਨਿਯਮਾਂ ਤੰਗ ਹੋਣ ਨਾਲ ਬਦਲ ਸਕਦੀ ਹੈ।

ਡਿਜ਼ਾਈਨ ਐਨੇਬਲਮੈਂਟ: ਛੁਪਿਆ ਹੋਇਆ ਲਿਵਰ

ਇਕੋ ਜਿਹੇ ਸਿਲੀਕਾਨ ਫਿਜ਼ਿਕਸ ਹੋਣ ਦੇ ਬਾਵਜੂਦ, ਨਤੀਜੇ ਡਿਜ਼ਾਈਨ ਐਨੇਬਲਮੈਂਟ 'ਤੇ ਨਿਰਭਰ ਕਰਦੇ ਹਨ: PDK ਗੁਣਵੱਤਾ, ਸਟੈਂਡਰਡ-ਸੈੱਲ ਅਤੇ ਮੈਮੋਰੀ ਲਾਇਬ੍ਰੇਰੀਆਂ, ਵੈਧਿਤ IP, ਅਤੇ ਬਹੁਤ ਟੈਸਟ ਕੀਤੇ EDA ਫਲੋ।

ਮਜ਼ਬੂਤ ਐਨੇਬਲਮੈਂਟ ਦੁਹਰਾਏ ਜਾਣ ਵਾਲੇ ਟੇਸਟ-ਰੋਟੇਸ਼ਨ ਘਟਾਉਂਦਾ ਹੈ, ਟਾਈਮਿੰਗ/ਪਾਵਰ ਕਲੋਜ਼ਰ ਸੁਧਾਰਦਾ ਹੈ, ਅਤੇ ਟੀਮਾਂ ਨੂੰ ਜ਼ਿਆਦਾ ਤੇਜ਼ੀ ਨਾਲ ਵਾਲਿਊਮ ਤੱਕ ਪਹੁੰਚਣ ਵਿੱਚ ਮਦਦ ਕਰਦਾ ਹੈ—ਅਕਸਰ ਫਾਉਂਡਰੀਆਂ ਦਰਮਿਆਨ ਅਸਲ-ਦੁਨੀਆ ਵਿਚਲੇ ਫਰਕ ਨੂੰ ਘਟਾ ਦਿੰਦਾ ਹੈ।

ਸਾਫਟਵੇਅਰ ਵਿੱਚ ਇੱਕ ਉਪਯੋਗੀ ਸਾਦ ਰਹਿਤਾ ਹੈ: ਜਦੋਂ "ਪਲੇਟਫਾਰਮ" ਰੁਕਾਵਟ ਹਟਾਂਦਾ ਹੈ ਤਾਂ ਟੀਮਾਂ ਤੇਜ਼ੀ ਨਾਲ ਸ਼ਿਪ ਕਰਦੀਆਂ ਹਨ। ਉਨ੍ਹਾਂ ਹੀ ਤਰੀਕਿਆਂ ਨੂੰ Koder.ai ਵਰਗੇ ਟੂਲ ਹਟਾ ਕੇ ਐਪ ਡਿਵੈਲਪਮੈਂਟ ਲਈ ਆਸਾਨੀ ਦਿੰਦੇ ਹਨ—ਇਸ ਨੁਸਖੇ ਵਿੱਚ ਯੋਜਨਾ ਮੋਡ, ਸਨੈਪਸ਼ਾਟ/ਰੋਲਬੈਕ, ਡਿਪਲੌਇਮੈਂਟ ਅਤੇ ਸੋURS ਕੋਡ ਐਕਸਪੋਰਟ ਸ਼ਾਮਲ ਹਨ। ਸਿਲੀਕਾਨ ਵਿੱਚ, ਫਾਉਂਡਰੀ ਐਨੇਬਲਮੈਂਟ ਉਸੇ ਤਰ੍ਹਾਂ ਕੰਮ ਕਰਦਾ ਹੈ: ਘੱਟ ਅਚਾਨਕ ਚੇਨਲ, ਵੱਧ ਦੁਹਰਾਏ ਜਾਣਯੋਗਤਾ।

ਨੋਡ ਨਾਂ ਵਰਸੀ ਨੇ—ਅਸਲ ਤਕਨੀਕ ਦੇ ਤਹਿਤ ਕੀ ਬਦਲਦਾ ਹੈ

"3nm", "2nm" ਅਤੇ ਮਿਲਦੇ-ਜੁਲਦੇ ਨੋਡ ਲੇਬਲ ਇੱਕ ਭੌਤਿਕ ਮਾਪ ਵਾਂਗ ਨਹੀਂ ਲਗਦੇ, ਪਰ ਇਹ ਪ੍ਰਕਿਰਿਆ ਸੁਧਾਰਾਂ ਦੀ ਇੱਕ ਜਨਰੇਸ਼ਨ ਲਈ ਸ਼ਾਰਟਹੈਂਡ ਹਨ। ਹਰ ਫਾਉਂਡਰੀ ਆਪਣਾ ਨਾਂ ਰੱਖਦਾ ਹੈ, ਅਤੇ "nm" ਨੰਬਰ ਹੁਣ ਚਿਪ 'ਤੇ ਕਿਸੇ ਇਕ ਫੀਚਰ ਅਕਾਰ ਨਾਲ ਸਿੱਧਾ ਮਿਲਦਾ-ਜੁਲਦਾ ਨਹੀਂ ਰਹਿ ਗਿਆ।

ਇਸੀ ਲਈ ਇੱਕ ਕੰਪਨੀ ਦਾ "N3" ਅਤੇ ਦੂਜੇ ਦਾ "3nm" ਰੇਜ਼ਲਟਸ ਵਿੱਚ ਮਹੱਤਵਪੂਰਨ ਤੰਗ-ਫਰਕ ਹੋ ਸਕਦੇ ਹਨ—ਸਪੀਡ, ਪਾਵਰ, ਅਤੇ ਯੀਲਡ ਵਿੱਚ।

FinFET ਬਣਾਮ GAA: ਕਿਉਂ ਟ੍ਰਾਂਜਿਸਟਰ ਦਾ ਆਕਾਰ ਮਾਇਨੇ ਰੱਖਦਾ ਹੈ

ਕਈ ਸਾਲਾਂ ਲਈ, ਲੀਡਿੰਗ-ਐਜ ਲੋਜਿਕ FinFET ਟ੍ਰਾਂਜਿਸਟਰਾਂ 'ਤੇ ਨਿਰਭਰ ਰਹੀ—ਇਹ ਇੱਕ ਵਰਟਿਕਲ ਫਿਨ ਦੀ ਤਰ੍ਹਾਂ ਸੋਚੋ ਜਿਸਦੇ ਆਲੇ-ਦੁਆਲੇ ਗੇਟ ਤਿੰਨ ਪਾਸਿਆਂ 'ਤੇ ਹੋਂਦਾ ਹੈ। FinFET ਪੁਰਾਣੇ ਪਲੇਨਰ ਟ੍ਰਾਂਜਿਸਟਰਾਂ ਨਾਲੋਂ ਬੈਟਰ ਕੰਟਰੋਲ ਅਤੇ ਘੱਟ ਲੀਕੇਜ ਦਿੰਦੇ ਹਨ।

ਅਗਲਾ ਕਦਮ ਹੈ GAA (Gate-All-Around), ਜਿੱਥੇ ਗੇਟ ਚੈਨਲ ਨੂੰ ਹੋਰ ਪੂਰੀ ਤਰ੍ਹਾਂ ਘੇਰਦਾ ਹੈ (ਅਕਸਰ nanosheets ਰੂਪ ਵਿੱਚ ਲਾਗੂ)। ਸਿਧਾਂਤ ਵਿੱਚ, GAA ਬਹੁਤ ਘੱਟ ਵੋਲਟੇਜ 'ਤੇ ਬਿਹਤਰ ਲੀਕੇਜ ਕੰਟਰੋਲ ਅਤੇ ਸਕੇਲਿੰਗ ਦੇ ਸਕਦਾ ਹੈ।

ਅਮਲ ਵਿੱਚ, ਇਹ ਨਵੀਂ ਮੈਨਯੂਫੈਕਚਰਿੰਗ ਜਟਿਲਤਾ, ਟਿਊਨਿੰਗ ਚੁਣੌਤੀਆਂ ਅਤੇ ਵੈਰੀਏਬਿਲਟੀ ਖਤਰਿਆਂ ਨੂੰ ਲਿਆਉਂਦਾ ਹੈ—ਇਸ ਲਈ "ਨਵੀਂ ਆਰਕੀਟੈਕਚਰ" ਹਰ ਚਿਪ ਲਈ ਆਪਣੇ ਆਪ ਵਿੱਚ ਬਿਹਤਰ ਨਤੀਜੇ ਨਹੀਂ ਦੇਵੇਗੀ।

SRAM ਅਤੇ ਇੰਟਰਕਨੈਕਟ: ਛੁਪੇ ਹੋਏ ਸੀਮਿਤਕਰਤਾ

ਭਾਵੇਂ ਲੋਜਿਕ ਟ੍ਰਾਂਜਿਸਟਰ ਵਧੀਆ ਤਰੀਕੇ ਨਾਲ ਸਕੇਲ ਹੋਣ, ਅਸਲੀ ਉਤਪਾਦ ਅਕਸਰ ਇਸ ਨਾਲ ਸੀਮਤ ਹੁੰਦੇ ਹਨ:

• SRAM ਸਕੇਲਿੰਗ: caches ਹਮੇਸ਼ਾ ਲੋਜਿਕ ਵਰਗੇ ਆਸਾਨੀ ਨਾਲ ਘੱਟ ਨਹੀਂ ਹੁੰਦੇ, ਇਸ ਲਈ ਚਿਪ ਦਾ ਖੇਤਰ ਅਤੇ ਲਾਗਤ ਉਮੀਦ ਦੇ ਅਨੁਸਾਰ ਨਹੀਂ ਘਟ ਸਕਦੇ।
• ਇੰਟਰਕਨੈਕਟ ਅਤੇ ਰੀਟਿੰਗ: ਜਿਵੇਂ ਤਾਰਾਂ ਪਤਲੀਆਂ ਅਤੇ ਨੇੜੀਆਂ ਹੁੰਦੀਆਂ ਹਨ, ਰੋਧ ਅਤੇ ਸਾਮਰੱਥਤਾ ਵਧ ਸਕਦੇ ਹਨ, ਜੋ ਸਪੀਡ ਅਤੇ ਪਾਵਰ ਨੂੰ ਨੁਕਸਾਨ ਪਹੁੰਚਾਉਂਦਾ ਹੈ।

ਕਈ ਵਾਰੀ ਪ੍ਰਦਰਸ਼ਨ ਲਾਭ ਟ੍ਰਾਂਜਿਸਟਰ ਤੋਂ ਜ਼ਿਆਦਾ ਮੈਟਲਾਈਜ਼ੇਸ਼ਨ ਅਤੇ ਰੂਟਿੰਗ ਸੁਧਾਰਾਂ ਤੋਂ ਆਉਂਦੇ ਹਨ।

ਡੈਨਸਟੀ ਬਣਾਮ ਪਾਵਰ: ਵੱਖ-ਵੱਖ ਗਾਹਕ, ਵੱਖ-ਵੱਖ "ਜਿੱਤ"

ਕੁੱਝ ਖਰੀਦਦਾਰ ਡੈਨਸਟੀ (ਹਰ mm² 'ਤੇ ਵੱਧ ਕੁੰਪਿਊਟ) ਨੂੰ ਤਰਜੀਹ ਦਿੰਦੇ ਹਨ, ਜਦਕਿ ਹੋਰ ਪਾਵਰ ਪ੍ਰਭਗਤਾ (ਬੈਟਰੀ, ਥਰਮਲ, ਅਤੇ ਸਥਾਈ ਪ੍ਰਦਰਸ਼ਨ) ਨੂੰ।

ਇੱਕ ਨੋਡ ਕਾਗਜ਼ 'ਤੇ "ਅੱਗੇ" ਦਿਖ ਸਕਦਾ ਹੈ, ਪਰ ਜੇ ਉਸਦਾ ਅਸਲ-ਦੁਨੀਆ PPA ਸਮਤੁਲ ਨਿਰਪਾਤਕ ਉਤਪਾਦ ਦੇ ਟੀਚਿਆਂ ਨਾਲ ਮੇਲ ਨਹੀਂ ਖਾਂਦਾ, ਤਾਂ ਉਹ ਬਿਹਤਰ ਫਿੱਟ ਨਹੀਂ ਹੋ ਸਕਦਾ।

ਅਮਲ ਵਿੱਚ TSMC: ਉਹ ਮਜ਼ਬੂਤੀਆਂ ਜੋ ਗਾਹਕ ਖਰੀਦਦੇ ਹਨ

ਜਦੋਂ ਗਾਹਕ ਵਿਆਖਿਆ ਕਰਦੇ ਹਨ ਕਿ ਉਹ TSMC ਨੂੰ ਕਿਉਂ ਚੁਣਦੇ ਹਨ, ਉਹ ਆਮ ਤੌਰ 'ਤੇ ਇੱਕ ਸਿੰਗਲ ਬੈਂਚਮਾਰਕ ਨੰਬਰ ਨਾਲ ਸ਼ੁਰੂ ਨਹੀਂ ਕਰਦੇ। ਉਹ ਪੇਸ਼ਗੋਈਯੋਗਤਾ ਬਾਰੇ ਗੱਲ ਕਰਦੇ ਹਨ: ਨੋਡ ਉਪਲਬਧਤਾ ਤਾਰੀਖਾਂ ਜਿਹੜੀਆਂ ਜ਼ਿਆਦਾ ਡ੍ਰਿਫਟ ਨਹੀਂ ਕਰਦੀਆਂ, ਪ੍ਰਕਿਰਿਆ ਆਪਸ਼ਨਾਂ ਜੋ ਘੱਟ ਅਚਾਨਕੀਆਂ ਨਾਲ ਆਉਂਦੀਆਂ ਹਨ, ਅਤੇ ਇੱਕ ਐਸਾ ਰੈਂਪ ਜੋ "ਸਭ ਤੋਂ ਵਧੀਆ ਤਰੀਕੇ ਨਾਲ ਨਿਰੂਪਿਤ" ਮਹਿਸੂਸ ਹੁੰਦਾ ਹੈ—ਇਸਦਾ ਮਤਲਬ ਇਹ ਹੈ ਕਿ ਤੁਸੀਂ ਉਤਪਾਦ ਸਾਈਕਲ ਨਿਯੋਜ਼ਿਤ ਕਰ ਸਕਦੇ ਹੋ ਅਤੇ ਅਸਲੀ ਤੌਰ 'ਤੇ ਉਸ ਨੂੰ ਹਾਸਲ ਕਰ ਸਕਦੇ ਹੋ।

ਪੇਸ਼ਗੋਈਯੋਗ ਰੈਂਪ ਅਤੇ ਐਕੋਸਿਸਟਮ ਜੋ ਰੁਕਾਵਟ ਘਟਾਉਂਦਾ ਹੈ

TSMC ਦੀ ਖਿੱਚ ਦਾ ਵੱਡਾ ਹਿੱਸਾ ਆਸ-ਪਾਸ ਦੇ ਐਕੋਸਿਸਟਮ ਨਾਲ ਜੁੜਿਆ ਹੈ। ਬਹੁਤ ਸਾਰੇ IP ਵਿਕਰੇਤਾ, EDA ਟੂਲ ਫਲੋ, ਅਤੇ ਰੈਫਰੈਂਸ ਮੈਥਡੋਲੋਜੀ ਪਹਿਲਾਂ (ਜਾਂ ਸਭ ਤੋਂ ਵਧੇਰੇ) TSMC PDK ਲਈ ਟਿਊਨ ਕੀਤੀਆਂ ਜਾਂਦੀਆਂ ਹਨ।

ਆਮ ਸਹਿਯੋਗ ਇਕੱਠਾ ਇੰਟੀਗ੍ਰੇਸ਼ਨ ਖਤਰੇ ਨੂੰ ਘਟਾਉਂਦਾ ਹੈ, ਖ਼ਾਸ ਤੌਰ 'ਤੇ ਉਹ ਟੀਮਾਂ ਜਿਨ੍ਹਾਂ ਕੋਲ ਲੰਬੇ ਡੀਬੱਗ ਚੱਕਰ ਦੀ ਆਰਥਿਕਤਾ ਨਹੀਂ ਹੁੰਦੀ।

ਯੀਲਡ ਸਿੱਖਣਾ, ਡਿਜ਼ਾਈਨ ਸਹਾਇਤਾ, ਅਤੇ ਪੈਕੇਜਿੰਗ ਦੀ ਚੌੜਾਈ

TSMC ਨੂੰ ਅਕਸਰ ਅਸਲ ਵਾਲੀਅਮ ਸ਼ੁਰੂ ਹੋਣ 'ਤੇ ਤੇਜ਼ ਯੀਲਡ ਸਿੱਖਣ ਲਈ ਮੁਸ਼ਹੂਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਗਾਹਕਾਂ ਲਈ, ਇਸਦਾ ਮਤਲਬ ਕਈ ਕਵਾਰਟਰਾਂ ਲਈ ਹਰ ਯੂਨਿਟ ਮਹੰਗਾ ਅਤੇ ਸਪਲਾਈ-ਕੰਸਟਰੇਨਡ ਨਹੀਂ ਰਹਿੰਦਾ।

ਵੈਫਰ ਦੇ ਇਲਾਵਾ, ਖਰੀਦਦਾਰ ਪ੍ਰਾਯੋਗਿਕ "ਵਾਧੂ" ਸੇਵਾਵਾਂ ਦੀ ਵਜ੍ਹਾ ਵੀ ਦੱਸਦੇ ਹਨ: ਡਿਜ਼ਾਈਨ ਸੇਵਾਵਾਂ ਅਤੇ ਡੂੰਘੀ ਪੈਕੇਜਿੰਗ ਮੈਨੂ। ਅਡਵਾਂਸਡ ਪੈਕੇਜਿੰਗ ਵਿਕਲਪ (ਜਿਵੇਂ CoWoS/SoIC ਸਟਾਈਲ) ਮਹੱਤਵਪੂਰਨ ਹਨ ਕਿਉਂਕਿ ਬਹੁਤ ਸਾਰੇ ਉਤਪਾਦ ਹੁਣ ਸਿਸਟਮ-ਪੱਧਰੀ ਏਕੀਕਰਨ 'ਤੇ ਜਿੱਤਦੇ ਹਨ, ਸਿਰਫ ਟ੍ਰਾਂਜਿਸਟਰ ਡੈਂਸੀਟੀ 'ਤੇ ਨਹੀਂ।

ਟਰੇਡ-ਆਫ: ਸਮਰੱਥਾ ਅਤੇ ਕੌਣ ਨੂੰ ਤਰਜੀਹ ਮਿਲਦੀ ਹੈ

ਡਿਫਾਲਟ ਚੋਣ ਹੋਣ ਦਾ ਨੁਕਸ ਇਹ ਹੈ ਕਿ ਸਮਰੱਥਾ ਲਈ ਮੁਕਾਬਲਾ ਹੁੰਦਾ ਹੈ। ਲੀਡਿੰਗ-ਐਜ ਸਲਾਟਸ ਟਾਈਟ ਹੋ ਸਕਦੀਆਂ ਹਨ, ਅਤੇ ਅਲੋਕੇਸ਼ਨ ਸਭ ਤੋਂ ਵੱਡੇ, ਸਭ ਤੋਂ ਲੰਬੇ ਸਮੇਂ ਲਈ ਵਾਅਦਾ ਕਰਨ ਵਾਲੇ ਗਾਹਕਾਂ ਨੂੰ ਤਰਜੀਹ ਦੇ ਸਕਦੀ ਹੈ—ਖਾਸ ਤੌਰ 'ਤੇ ਮੁੱਖ ਰੈਂਪ ਦੌਰਾਨ।

ਛੋਟੇ ਫੈਬਲੇਸ ਫਰਮਾਂ ਨੂੰ ਕਈ ਵਾਰੀ ਪਹਿਲਾਂ ਯੋਜਨਾ ਬਣਾਉਣੀ ਪੈਂਦੀ ਹੈ, ਵੱਖਰੇ ਟੇਪਆਉਟ ਵਿੰਡੋਜ਼ ਸਵੀਕਾਰ ਕਰਨੇ ਪੈਂਦੇ ਹਨ, ਜਾਂ ਘੱਟ ਮਹੱਤਵਪੂਰਨ ਹਿੱਸਿਆਂ ਲਈ ਦੂਜੀ ਫਾਉਂਡਰੀ ਵਰਤਣੀ ਪੈਂਦੀ ਹੈ।

ਕਿਉਂ ਬਹੁਤ ਸਾਰੀਆਂ ਕੰਪਨੀਆਂ ਇਕ ਪ੍ਰਾਇਮਰੀ ਫਾਉਂਡਰੀ 'ਤੇ ਸਟੈਂਡਰਡਾਈਜ਼ ਕਰਦੀਆਂ ਹਨ

ਇਨ੍ਹਾਂ ਸੀਮਾਵਾਂ ਦੇ ਬਾਵਜੂਦ, ਬਹੁਤ ਸਾਰੀਆਂ ਫੈਬਲੇਸ ਟੀਮਾਂ ਇੱਕ ਪ੍ਰਾਈਮਰੀ ਫਾਉਂਡਰੀ 'ਤੇ ਸਟੈਂਡਰਡਾਈਜ਼ ਕਰਦੀਆਂ ਹਨ ਕਿਉਂਕਿ ਇਹ ਸਭ ਕੁਝ ਸਧਾਰਨ ਕਰਦਾ ਹੈ: ਦੁਹਰਾਏ ਜਾ ਸਕਣ ਵਾਲੇ IP ਬਲੌਕ, ਦੁਹਰਾਏ ਜਾਣਯੋਗ ਸਾਈਨ-ਆਫ, ਇੱਕ ਲਗਾਤਾਰ DFM ਪਲੇਅਬੁੱਕ, ਅਤੇ ਇੱਕ ਸਪਲਾਇਰ ਰਿਸ਼ਤਾ ਜੋ ਹਰ ਜਨਰੇਸ਼ਨ ਨਾਲ ਸੁਧਰਦਾ ਹੈ।

ਨਤੀਜਾ ਹੈ ਘੱਟ ਸੰਗਠਨਾਤਮਕ ਰੁਕਾਵਟ—ਅਤੇ ਵੱਧ ਵਿਸ਼ਵਾਸ ਕਿ "ਕਾਗਜ਼ 'ਤੇ ਕਾਫ਼ੀ ਚੀਜ਼" ਉਤਪਾਦਨ ਵਿੱਚ ਵੀ ਚੰਗੀ ਰਹੇਗੀ।

ਅਮਲ ਵਿੱਚ Samsung Foundry: ਮਜ਼ਬੂਤੀਆਂ ਅਤੇ ਆਮ ਚਿੰਤਾਵਾਂ

Samsung Foundry ਦੀ ਕਹਾਣੀ ਬਹੁਤ ਹੱਦ تک Samsung Electronics ਨਾਲ ਜੁੜੀ ਹੈ: ਇੱਕ ਕੰਪਨੀ ਜੋ ਫਲੈਗਸ਼ਿਪ ਮੋਬਾਈਲ ਚਿਪ ਡਿਜ਼ਾਈਨ ਕਰਦੀ ਹੈ, ਅਗੇਤ MEMਗ ਲੇਖਣ (DRAM/NAND) ਬਣਾਉਂਦੀ ਹੈ, ਅਤੇ ਨਿਰਮਾਣ ਸਟੈਕ ਦਾ ਵੱਡਾ ਹਿੱਸਾ ਰੱਖਦੀ ਹੈ।

ਇਹ ਵਰਟੀਕਲ ਇੰਟਿਗ੍ਰੇਸ਼ਨ ਵਿਆਵਹਾਰਕ ਫਾਇਦੇ ਵਿੱਚ ਬਦਲ ਸਕਦੀ ਹੈ—ਡਿਜ਼ਾਈਨ ਲੋੜਾਂ ਅਤੇ ਫੈਬ ਕਾਰਜਦੇਸ਼ ਵਿੱਚ ਕਸਰਤ, ਅਤੇ ਮਹੱਤਵਪੂਰਨ ਮਾਮਲੇ 'ਚ ਕੰਪਨੀ ਵੱਡੇ, ਲੰਬੇ-ਸਮੇਂ ਵਾਲੇ ਪੂੰਜੀ ਬਤਾਉਣ ਸਾਹਮਣੇ ਜੂਝ ਸਕਦੀ ਹੈ।

ਕਿੱਥੇ Samsung ਦਾ ਤਜ਼ਰਬਾ ਮਦਦਗਾਰ ਹੋ ਸਕਦਾ ਹੈ

ਕੁਝ ਕੰਪਨੀਆਂ ਘੱਟ ਹੀ ਉਨ੍ਹਾਂ ਦੇ ਕਦਮ 'ਤੇ ਬੈਠਦੀਆਂ ਹਨ ਜਿਹੜੀਆਂ ਹਾਈ-ਵਾਲੀਅਮ ਮੈਮੋਰੀ ਨਿਰਮਾਣ ਅਤੇ ਅਡਵਾਂਸਡ ਲੋਜਿਕ ਨੂੰ ਇਕੱਠਾ ਚਲਾਉਂਦੀਆਂ ਹਨ। ਵੱਡੇ DRAM ਅਤੇ NAND ਓਪਰੇਸ਼ਨ ਚਲਾਉਣ ਨਾਲ ਪ੍ਰਕਿਰਿਆ ਕੰਟਰੋਲ, ਫੈਕਟਰੀ ਆਟੋਮੇਸ਼ਨ, ਅਤੇ ਲਾਗਤ ਅਨੁਸ਼ਾਸਨ ਵਿੱਚ ਡੂੰਘੀ ਮਾਸਲ ਬਣਦੀ ਹੈ।

ਜਦੋਂ ਅਡਵਾਂਸਡ ਨੋਡਾਂ ਨੂੰ ਲੈਬ ਕਾਰਗੁਜ਼ਾਰੀ ਤੋਂ ਦੁਹਰਾਏ ਜਾਂ ਸਕਣ ਯੋਗ ਉੱਚ-ਥਰੂਪੁੱਟ ਉਤਪਾਦਨ ਵਿੱਚ ਲਿਜਾਣਾ ਹੋਵੇ, ਇਸ "ਮਤਾਲਬ-ਮਸ਼ੀਨੀ ਨਿਰਮਾਣ" ਸੰਸਕ੍ਰਿਤੀ ਕੀਮਤੀ ਹੋ ਸਕਦੀ ਹੈ।

Samsung ਇੱਕ ਵਿਸ਼ਾਲ ਪੋਰਟਫੋਲੀਓ ਵੀ ਪੇਸ਼ ਕਰਦਾ ਹੈ—ਮੈਚਰ ਨੋਡ, RF, ਅਤੇ ਵਿਸ਼ੇਸ਼ ਪ੍ਰਕਿਰਿਆਵਾਂ ਜੋ ਅਸਲ ਉਤਪਾਦਾਂ ਲਈ "3nm ਵਿਰੁੱਧ 3nm" ਦੀ ਚਰਚਾ ਤੋੰ ਬਹੁਤ ਮਹੱਤਵਪੂਰਨ ਹੋ ਸਕਦੀਆਂ ਹਨ।

ਖਰੀਦਦਾਰਾਂ ਦੀਆਂ ਆਮ ਚਿੰਤਾਵਾਂ

Samsung Foundry ਦਾ ਮੁਲਾਂਕਣ ਕਰਨ ਵਾਲੇ ਖਰੀਦਦਾਰ ਆਮ ਤੌਰ 'ਤੇ ਪਰਮੁੱਖ PPA ਦਾਵਿਆਂ ਤੋਂ ਘੱਟ, ਓਪਰੇਸ਼ਨਲ ਪੇਸ਼ਗੋਈਯੋਗਤਾ 'ਤੇ ਧਿਆਨ ਦਿੰਦੇ ਹਨ:

• ਰੈਂਪ ਵਿਸ਼ਵਾਸਯੋਗਤਾ: ਕਿਸ ਹਦ ਤੱਕ ਵਾਲੀਅਮ ਉਤਪਾਦਨ ਦੀਆਂ ਟਾਈਮਲਾਈਨਾਂ ਪੱਕੀਆਂ ਰਹਿੰਦੀਆਂ ਹਨ।
• ਨੋਡਾਂ 'ਤੇ ਸਮਰਥਤਾ ਦੀ ਇੱਕਸਾਰਤਾ: ਕੀ ਸਿੱਖਿਆ ਇਕ ਜਨਰੇਸ਼ਨ ਤੋਂ ਦੂਜੇ ਵਿੱਚ ਸਾਫ਼-ਸੁਥਰੀ ਤਰ੍ਹਾਂ ਤਬਦੀਲ ਹੁੰਦੀ ਹੈ।
• ਯੀਲਡ ਮੈਚਰਿਟੀ: ਸ਼ੁਰੂਆਤੀ ਯੀਲਡ ਕਿਸ رفتار ਨਾਲ ਸਥਿਰ ਅਤੇ ਖਰਚ-ਕਾਰਗ ਬਣਦੀ ਹੈ।

ਇਹ ਚਿੰਤਾਵਾਂ ਇਸਦਾ ਮਤਲਬ ਨਹੀਂ ਕਿ Samsung ਡਿਲਿਵਰ ਨਹੀਂ ਕਰ ਸਕਦਾ—ਇਸਦਾ ਮਤਲਬ ਹੈ ਕਿ ਗਾਹਕ ਹੋ ਸਕਦਾ ਹੈ ਵੱਡੇ ਬਫਰ ਅਤੇ ਵੱਧ ਵੈਰੀਫਿਕੇਸ਼ਨ ਕੋਸ਼ਿਸ਼ ਦੀ ਯੋਜਨਾ ਬਣਾਉਣ।

ਜਦੋਂ Samsung ਇੱਕ ਮਜ਼ਬੂਤ ਚੋਣ ਹੁੰਦੀ ਹੈ

Samsung ਇੱਕ रणਨੀਤਿਕ ਦੂਜਾ-ਸਰੋਤ ਹੋ ਸਕਦੀ ਹੈ ਜੋ ਨਿਰਭਰਤਾ ਖੱਤਰੇ ਨੂੰ ਘਟਾਉਂਦੀ ਹੈ, ਖ਼ਾਸ ਤੌਰ 'ਤੇ ਉੱਚ-ਵਾਲੀਅਮ ਉਤਪਾਦਾਂ ਲਈ ਜਿੱਥੇ ਸਪਲਾਈ ਲਗਾਤਾਰਤਾ ਕਿਸੇ ਛੋਟੀ ਕੁਸ਼ਲਤਾ ਫਾਇਦੇ ਨਾਲੋਂ ਜ਼ਿਆਦਾ ਮਹੱਤਵਪੂਰਨ ਹੁੰਦੀ ਹੈ।

ਇਹ ਉਹ ਸਮੇਂ ਵੀ ਚੰਗੀ ਮਿਲਾਪ ਹੋ ਸਕਦੀ ਹੈ ਜਦੋਂ ਤੁਹਾਡੀ ਟੀਮ ਪਹਿਲਾਂ ਹੀ Samsung ਦੇ IP ਐਕੋਸਿਸਟਮ ਅਤੇ ਡਿਜ਼ਾਈਨ ਫਲੋਜ਼ (PDKs, ਲਾਇਬ੍ਰੇਰੀਆਂ, ਪੈਕੇਜਿੰਗ ਵਿਕਲਪ) ਨਾਲ ਮੇਲ ਖਾਂਦੀ ਹੋਵੇ, ਜਾਂ ਜਦੋਂ ਕਿਸੇ ਉਤਪਾਦ ਨੂੰ Samsung ਦੀ ਵੱਡੀ ਡਿਵਾਈਸ ਪੋਰਟਫੋਲੀਓ ਅਤੇ ਦੂਰੇ ਸਮੇਂ ਦੀ ਸਮਰੱਥਾ ਵਾਅਦਿਆਂ ਤੋਂ ਲਾਭ ਹੋਵੇ।

EUV ਕਾਰਜਨਿਰੀਤਾ: ਕਿਉਂ ਉਪਕਰਨ ਲੋੜੀਂਦਾ ਹੈ ਪਰ ਕਾਫ਼ੀ ਨਹੀਂ

EUV ਲਿਥੋਗ੍ਰਾਫੀ ਉਹ ਮੋਟਰ ਹੈ ਜੋ ਆਧੁਨਿਕ "3nm-ਕਲਾਸ" ਚਿਪਾਂ ਨੂੰ ਸੰਭਵ ਬਣਾਉਂਦੀ ਹੈ। ਇਨ੍ਹਾਂ ਗਿਣਤੀਆਂ 'ਤੇ, ਪੁਰਾਣੀਆਂ deep-UV ਤਕਨੀਕਾਂ ਅਕਸਰ ਭਾਰੀ ਮਲਟੀ-ਪੈਟਰਨਿੰਗ ਦੀ ਲੋੜ ਪਾਉਂਦੀਆਂ ਹਨ—ਇੱਕ ਲੇਅਰ ਨੂੰ ਕਈ ਐਕਸਪੋਜ਼ਰ ਅਤੇ ਐਚਜ਼ 'ਚ ਵੰਡਣਾ।

EUV ਕੁਝ ਇਸ ਜਟਿਲਤਾ ਨੂੰ ਘਟਾ ਸਕਦੀ ਹੈ ਕਾਹਕਿ ਘੱਟ ਐਕਸਪੋਜ਼ਰ ਅਤੇ ਐਚਜ਼ ਨਾਲ, ਜਿਸਦਾ ਅਰਥ ਤਾਂ ਹੈ ਘੱਟ ਮਾਸਕ, ਘੱਟ ਐਲਾਇਨਮੈਂਟ ਦੇ ਮੌਕੇ ਜਿੱਥੇ ਗਲਤ ਹੋ ਸਕਦਾ ਹੈ, ਅਤੇ ਸਾਫ਼-ਸੁਥਰਾ ਫੀਚਰ ਡੈਫਿਨਿਸ਼ਨ।

"EUV ਰੱਖਣਾ" ਅਤੇ "EUV ਨਾਲ ਆਗੂ ਹੋਣਾ" ਇੱਕੋ ਨਹੀਂ

ਦੋਵੇਂ TSMC ਅਤੇ Samsung Foundry ਕੋਲ EUV ਸਕੈਨਰ ਹਨ, ਪਰ ਲੀਡਰਸ਼ਿਪ ਇਸ ਗੱਲ 'ਤੇ ਹੈ ਕਿ ਤੁਸੀਂ ਉਹ ਉਪਕਰਨ ਕਿੰਨੀ ਲਗਾਤਾਰਤਾ ਨਾਲ ਉੱਚ-ਯੀਲਡ ਵੈਫਰਾਂ 'ਚ ਬਦਲ ਸਕਦੇ ਹੋ।

EUV ਨਾਜੁਕਤਾ ਵਿੱਚ ਛੋਟੀ ਵੈਰੀਏਸ਼ਨਾਂ (dose, focus, resist ਰਸਾਇਣ, ਦੂਸ਼ਣ) ਲਈ ਸੰਵੇਦਨਸ਼ੀਲ ਹੁੰਦੀ ਹੈ, ਅਤੇ ਜੋ ਦੋਸ਼ ਇਹ ਬਣਾਉਂਦਾ ਹੈ ਉਹ ਪ੍ਰਭਾਵਤਿਮਾਤਮਕ ਹੋ ਸਕਦਾ ਹੈ ਨਾ ਕਿ ਵਰਤਮਾਨੇ। ਜੇਤੂ ਆਮ ਤੌਰ 'ਤੇ ਉਹ ਟੀਮ ਹਨ ਜੋ:

• ਉਪਕਰਨ uptime ਉੱਚ ਰੱਖਦੀਆਂ ਹਨ ਅਤੇ downtime ਪੇਸ਼ਗੋਈਯੋਗ ਹੁੰਦੀ ਹੈ
• ਲੇਅਰ-ਦਰ-ਲੇਅਰ ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਤੰਗ ਸਾਂਖਿਆਤਮਕ ਨਿਯੰਤਰਣ ਨਾਲ ਟਿਊਨ ਕਰਦੀਆਂ ਹਨ
• ਲਿਥੋਗ੍ਰਾਫੀ ਨੂੰ ਮੇਟ੍ਰੋਲੋਜੀ ਅਤੇ ਦੋਸ਼ ਨਿਰਖਣ ਨਾਲ ਜਲਦੀ ਜੋੜਦੀਆਂ ਹਨ ਤਾਂ ਜੋ ਤੇਜ਼ ਸਿੱਖਿਆ ਹੋਵੇ

ਉਪਕਰਨ ਉਪਲਬਧਤਾ, uptime, ਅਤੇ ਟਿਊਨਿੰਗ ਚੱਕਰ ਸਮਾਂ ਨਿਰਧਾਰਤ ਕਰਦੇ ਹਨ

EUV ਟੂਲ ਕ਼ੀਮਤੀ ਅਤੇ ਕਮੀ ਵਾਲੇ ਹੁੰਦੇ ਹਨ, ਅਤੇ ਇੱਕ ਇਕਲ ਉਪਕਰਨ ਦੀ throughput ਪੂਰੇ ਨੋਡ ਲਈ ਬਾਟਲਨੇਕ ਬਣ ਸਕਦੀ ਹੈ।

ਜਦੋਂ uptime ਘੱਟ ਹੁੰਦੀ ਹੈ ਜਾਂ ਰੀਵਰਕ ਦਰ ਵਧਦੀ ਹੈ, ਤਾਂ ਵੈਫਰ ਫੈਬ ਕ੍ਯੂ ਵਿੱਚ ਲੰਬਾ ਸਮਾਂ ਬਿਤਾਉਂਦੇ ਹਨ। ਉੱਵਾ ਚੱਕਰ ਸਮਾਂ ਯੀਲਡ ਸਿੱਖਣ ਨੂੰ ਧੀਮਾ ਕਰਦਾ ਹੈ ਕਿਉਂਕਿ ਵਧੇਰੇ ਕੈਲੇਂਡਰ ਸਮਾਂ ਲੱਗਦਾ ਹੈ ਇਹ ਦੇਖਣ ਲਈ ਕਿ ਕੋਈ ਬਦਲਾਅ ਫਾਇਦਾ ਲਿਆ।

EUV ਕਿਵੇਂ ਯੀਲਡ—ਅਤੇ ਲਾਗਤ—ਤਬਦੀਲ ਕਰਦਾ ਹੈ

ਘੱਟ ਮਾਸਕ ਅਤੇ ਕਮ ਕਦਮ ਵਾਰੀ ਖਰਚ ਘਟਾ ਸਕਦੇ ਹਨ, ਪਰ EUV ਆਪਣੀ ਹੀ ਲਾਗਤ ਲਿਆਉਂਦਾ ਹੈ: ਸਕੈਨਰ ਸਮਾਂ, ਰੱਖ-ਰਖਾਵ, ਅਤੇ ਤੰਗ ਪ੍ਰਕਿਰਿਆ ਕੰਟਰੋਲ।

ਇਫ਼ੀਸ਼ਿਅਂਟ EUV ਕਾਰਜਨਿਰੀਤਾ ਇਸ ਲਈ ਇੱਕ ਦੋਹਾਂ ਸੁਲਝਾਅ ਹੈ: ਬਿਹਤਰ ਯੀਲਡ (ਵਧੇਰੇ ਚੰਗੇ ਡਾਈ ਪ੍ਰਤੀ ਵੈਫਰ) ਅਤੇ ਤੇਜ਼ ਸਿੱਖਣ, ਜੋ ਮਿਲਕੇ ਹਰ ਸ਼ਿਪਪਬਲ ਚਿਪ ਦੀ ਅਸਲੀ ਲਾਗਤ ਘਟਾਉਂਦੇ ਹਨ।

ਰੈਂਪ ਅਤੇ ਟਾਈਮਲਾਈਨ: ਚਿਪਾਂ ਦੀ ਸ਼ਿਪਿੰਗ ਵਿੱਚ ਲੀਡਰਸ਼ਿਪ ਕਿਵੇਂ ਦਿਖਾਈ ਦਿੰਦੀ ਹੈ

ਪ੍ਰਕਿਰਿਆ ਲੀਡਰਸ਼ਿਪ ਸਲਾਈਡ ਡੈਕ ਨਾਲ ਸਾਬਤ ਨਹੀਂ ਹੁੰਦੀ—ਇਹ ਤਦਕ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈ ਜਦੋਂ ਅਸਲ ਉਤਪਾਦ ਸਮੇਂ 'ਤੇ, ਟੀਚੇ ਪ੍ਰਦਰਸ਼ਨ 'ਤੇ, ਅਤੇ ਅਰਥਪੂਰਨ ਮਾਤਰਾ ਵਿੱਚ ਸ਼ਿਪ ਹੁੰਦੇ ਹਨ।

ਇਸੇ ਲਈ "ਰੈਂਪ" ਭਾਸ਼ਾ ਮਹੱਤਵਪੂਰਨ ਹੈ: ਇਹ ਇੱਕ ਪ੍ਰਮਿਸ਼ਰ ਤਬਦੀਲੀ ਨੂੰ ਵੇਰਵਾ ਕਰਦੀ ਹੈ ਜੋ ਇੱਕ ਵਾਅਦਯੋਗ ਪ੍ਰਕਿਰਿਆ ਤੋਂ ਇਕ ਭਰੋਸੇਯੋਗ ਫੈਕਟਰੀ ਫਲੋ ਤੱਕ ਹੁੰਦੀ ਹੈ।

ਆਮ ਰੈਂਪ ਫੇਜ਼ (ਅਤੇ ਉਹ ਕੀ ਸੰਕੇਤ ਦਿੰਦੀਆਂ ਹਨ)

ਜ਼ਿਆਦਾਤਰ ਲੀਡਿੰਗ-ਐਜ ਨੋਡ ਤਿੰਨ ਮੁੱਖ ਚਰਣਾਂ ਵਿੱਚ ਜਾੳੁਂਦੇ ਹਨ:

• ਰਿਸਕ ਪ੍ਰੋਡਕਸ਼ਨ: ਨੇੜੇ-ਅੰਤਮ ਪ੍ਰਕਿਰਿਆ 'ਤੇ ਸ਼ੁਰੂਆਤੀ ਵੈਫਰ ਦੌੜ ਰਹੇ ਹੁੰਦੇ ਹਨ। ਗਾਹਕ ਇਹ ਵਰਤਕੇ ਮੂਲ ਫੰਕਸ਼ਨਲਟੀ ਦੀ ਪੁਸ਼ਟੀ ਕਰਦੇ ਹਨ ਅਤੇ ਯੀਲਡ ਰੁਝਾਨਾਂ ਦਾ ਪ੍ਰਾਰੰਭਿਕ ਪੜਚੋਲ ਲੈਂਦੇ ਹਨ।
• ਕ੍ਵਾਲੀਫਿਕੇਸ਼ਨ: ਫੈਬ ਅਤੇ ਗਾਹਕ ਪ੍ਰਕਿਰਿਆ ਵਿੰਡੋ, ਵਿਸ਼ਵਾਸਯੋਗਤਾ ਟੀਚੇ, ਅਤੇ ਟੈਸਟ ਫਲੋਜ਼ ਨੂੰ ਲਾਕ ਕਰਦੇ ਹਨ। ਇਹੀ ਥਾਂ ਹੈ ਜਿੱਥੇ ਦਰਦਨਾਕ ਅਚਾਨਕ ਚੀਜ਼ਾਂ ਸਾਹਮਣੇ ਆ ਸਕਦੀਆਂ ਹਨ (ਵੈਰੀਏਬਿਲਟੀ, ਦੋਸ਼, ਇਲੈਕਟ੍ਰੋਮਾਈਗ੍ਰੇਸ਼ਨ ਆਦਿ)।
• ਵਾਲਿਊਮ ਪ੍ਰੋਡਕਸ਼ਨ: ਆਉਟਪੁੱਟ ਇੰਨੀ ਭਰੋਸੇਯੋਗ ਹੋ ਜਾਂਦੀ ਹੈ ਕਿ ਉਤਪਾਦ ਟੀਮਾਂ ਲਾਂਚ ਨਿਯੋਜਤ ਕਰ ਸਕਦੀਆਂ ਹਨ, ਸਪਲਾਈ ਵੰਡ ਸਕਦੀਆਂ ਹਨ, ਅਤੇ ਡਾਊਨਸਟਰੀਮ ਪੈਕੇਜਿੰਗ ਅਤੇ ਲੋਜਿਸਟਿਕਸ 'ਤੇ ਕਮੀਟ ਕਰ ਸਕਦੀਆਂ ਹਨ।

"ਹਾਈ ਵੋਲਿਊਮ ਮੈਨਯੂਫੈਕਚਰਿੰਗ" ਦਾ ਅਸਲ ਮਤਲਬ

"HVM" ਵੱਖਰੇ ਮਾਰਕੀਟਾਂ ਲਈ ਵੱਖ-ਵੱਖ ਹੋ ਸਕਦਾ ਹੈ:

• ਮੋਬਾਈਲ ਲਈ, HVM ਅਕਸਰ ਬਹੁਤ ਵੱਡੇ ਵੈਫਰ ਸਟਾਰਟ, ਤੰਗ ਸ਼ਡਿਊਲ, ਅਤੇ ਤੇਜ਼ ਮੌਸਮੀ ਸੁਇੰਗਸ ਦਾ ਮਤਲਬ ਹੁੰਦਾ ਹੈ।
• HPC/AI ਲਈ, HVM ਯੂਨਿਟ ਗਿਣਤੀ ਵਿੱਚ ਘੱਟ ਹੋ ਸਕਦਾ ਹੈ ਪਰ ਫਿਰ ਵੀ ਮੰਗ ਕਰਦਾ ਹੈ—ਵੱਡੀ ਡਾਈ, ਅਡਵਾਂਸਡ ਪੈਕੇਜਿੰਗ ਸਮਰੱਥਾ, ਅਤੇ ਸਥਿਰ ਉਪਲਬਧਤਾ ਵੱਧ ਮਹੱਤਵਪੂਰਨ ਹਨ।
• ਆਟੋਮੋਟਿਵ ਲਈ, HVM ਲੰਬੀਆਂ ਕ੍ਵਾਲੀਫਿਕੇਸ਼ਨ ਚਕਰਾਂ ਅਤੇ ਸਥਿਰ, ਬਹੁ-ਸਾਲਾਨਾ ਸਪਲਾਈ ਨਾਲ ਅਟੁੱਟ ਤੌਰ 'ਤੇ ਜੁੜਿਆ ਹੁੰਦਾ ਹੈ।

ਗਾਹਕ ਟੇਪਆਉਟ ਤੋਂ ਸ਼ਿਪਮੈਂਟ ਤਕ ਟਾਈਮਲਾਈਨ ਪੜ੍ਹਦੇ ਹਨ

ਖਰੀਦਦਾਰ ਵੇਖਦੇ ਹਨ ਟੇਪਆਉਟ → ਪਹਿਲੀ ਸਿਲੀਕਾਨ → ਵੈਰੀਫਾਈਡ ਸਟੈਪਿੰਗ → ਉਤਪਾਦ ਸ਼ਿਪਮੈਂਟ ਦਰਮਿਆਨ ਦਾ ਸਮਾਂ।

ਛੋਟਾ ਸਮਾਂ ਹਮੇਸ਼ਾਂ ਬਿਹਤਰ ਨਹੀਂ (ਜ਼ਿਆਦੀ ਤੇਜ਼ੀ ਨਾਲ ਕਰਨਾ ਨੁਕਸਾਨਦਾਹ ਹੋ ਸਕਦਾ ਹੈ), ਪਰ ਲੰਬੇ ਅੰਤਰ ਆਮ ਤੌਰ 'ਤੇ ਯੀਲਡ, ਵਿਸ਼ਵਾਸਯੋਗਤਾ, ਜਾਂ ਡਿਜ਼ਾਈਨ-ਇਕੋਸਿਸਟਮ ਰੁਕਾਵਟ ਦਾ ਇਸ਼ਾਰਾ ਹੁੰਦੇ ਹਨ।

ਜਨਰਲ ਸਰਗਰਮੀ ਦੇ ਇਸ਼ਾਰੇ (ਬਿਨਾਂ ਓਵਰਇੰਟਰਪ੍ਰੀਟ ਕੀਤੇ)

ਤੁਸੀਂ ਅੰਦਰੂਨੀ ਯੀਲਡ ਚਾਰਟ ਨਹੀਂ ਦੇਖ ਸਕਦੇ, ਪਰ ਤੁਸੀਂ ਵੇਖ ਸਕਦੇ ਹੋ:

• ਅਕਸਰ ਉਤਪਾਦ ਲਾਂਚ ਸਲਿੱਪ ਜੋ "ਸਿਲੀਕਾਨ ਤਿਆਰ" ਨਾਲ ਜੁੜੇ ਹੋਏ ਹਨ
• ਕੀ ਕਈ ਅਲਗ-ਅਲਗ ਗਾਹਕ ਉੱਥੇ ਇੱਕੋ ਨੋਡ 'ਤੇ ਸ਼ਿਪ ਕਰਦੇ ਹਨ
• ਕੀ ਦਾਅਵਾ ਕੀਤੀ ਰੈਂਪ ਟਾਈਮਿੰਗ ਦੇ ਨਾਲ ਮਿਲਦੀ ਸਮਰੱਥਾ ਅਤੇ ਪੈਕੇਜਿੰਗ ਵਧਾਈ ਜਾ ਰਹੀ ਹੈ
• PPA ਟੀਚੇ ਅਤੇ ਡਿਜ਼ਾਈਨ ਨਿਯਮ ਬਾਰੇ ਸਪੱਸ਼ਟ ਬਿਆਨ ਜੋ ਸਮੇਂ ਨਾਲ ਸਥਿਰ ਰਹਿੰਦੇ ਹਨ

ਅਮਲ ਵਿੱਚ, ਜਿਹੜੀ ਫਾਉਂਡਰੀ ਸ਼ੁਰੂਆਤੀ ਜਿੱਤ ਨੂੰ ਨਿਰੰਤਰ ਸ਼ਿਪਿੰਗ ਵਿੱਚ ਬਦਲ ਦਿੰਦੀ ਹੈ, ਉਹ ਵਿਸ਼ਵਾਸੀ ਬਣ ਜਾਂਦੀ ਹੈ—ਅਤੇ ਇਹ ਵਿਸ਼ਵਾਸ ਛੋਟੀ PPA ਫ਼ਾਇਦੇ ਤੋਂ ਬਹੁਤ ਕੀਮਤੀ ਹੋ ਸਕਦਾ ਹੈ।

ਪੈਕੇਜਿੰਗ ਅਤੇ ਚਿਪਲੈਟਸ: ਨੋਡ ਤੋਂ ਬਾਅਦ ਨਵਾਂ ਯੁੱਧਮੈਦਾਨ

"ਵਧੀਆ ਨੋਡ" ਹੁਣ ਸਿਰਫ਼ ਬਿਹਤਰ ਉਤਪਾਦ ਦੀ ਗਰੰਟੀ ਨਹੀਂ ਹੈ। ਜਿਵੇਂ ਚਿਪ ਕਈ ਡਾਈਆਂ ਵਿੱਚ ਵੱਢ ਰਹੇ ਹਨ (ਚਿਪਲੈਟਸ) ਅਤੇ-memory ਨੂੰ ਕੰਪਿਊਟ ਦੇ ਨੇੜੇ ਸਟੈਕ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਅਡਵਾਂਸਡ ਪੈਕੇਜਿੰਗ ਵੀ ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਸਪਲਾਈ ਕਹਾਣੀ ਦਾ ਹਿੱਸਾ ਬਣ ਗਿਆ ਹੈ, ਨਾ ਕਿ ਬਾਅਦ ਦੀ ਚੀਜ਼।

ਕਿਉਂ ਪੈਕੇਜਿੰਗ ਹੁਣ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਦੀ ਹੈ

ਆਧੁਨਿਕ ਪ੍ਰੋਸੈਸਰ ਅਕਸਰ ਵੱਖ-ਵੱਖ ਸਿਲੀਕਾਨ ਟਾਈਲਾਂ (CPU, GPU, I/O, cache) ਨੂੰ ਮਿਲਾ ਕੇ, ਫਿਰ ਉਨ੍ਹਾਂ ਨੂੰ ਗਹਿਰੇ ਇੰਟਰਕਨੈਕਟਸ ਨਾਲ ਜੋੜਦੇ ਹਨ।

ਪੈਕੇਜਿੰਗ ਚੋਣਾਂ ਸਿੱਧਾ ਲੇਟੈਂਸੀ, ਪਾਵਰ, ਅਤੇ ਪ੍ਰਾਪਤ ਘੜੀ-ਰਫ਼ਤਾਰ 'ਤੇ ਅਸਰ ਪਾਉਂਦੀਆਂ ਹਨ—ਕਿਉਂਕਿ ਉਹ ਸੰਪਰਕਾਂ ਦੀ ਦੂਰੀ ਅਤੇ ਗੁਣਵੱਤਾ ਟ੍ਰਾਂਜਿਸਟਰ ਦੀ ਗਤੀ ਦੇ ਬਰਾਬਰ ਹੀ ਮਹੱਤਵਪੂਰਨ ਹੁੰਦੇ ਹਨ।

ਖਰੀਦਦਾਰਾਂ ਨੂੰ ਕੀ ਚਾਹੀਦਾ ਹੈ: ਚਿਪਲੈਟਸ, HBM, ਅਤੇ ਥਰਮਲ

AI ਐਕਸਲੇਰੇਟਰ ਅਤੇ ਹਾਈ-ਐਂਡ GPUs ਲਈ, ਪੈਕੇਜਿੰਗ ਦੇ ਰਾਹਤ-ਮਾਲ ਦੀ ਲਿਸਟ ਅਕਸਰ ਸ਼ਾਮਲ ਹੁੰਦੀ ਹੈ:

• ਚਿਪਲੈਟ ਇੰਟੇਗਰੇਸ਼ਨ: ਫਾਇਨ-ਪਿੱਚ ਲਿੰਕ ਜੋ ਆਨ-ਚਿਪ ਵਾਇਰਿੰਗ ਵਾਂਗ ਵਰਤੋਂ ਕਰਦੇ ਹਨ।
• HBM ਇੰਟੇਗਰੇਸ਼ਨ: High-Bandwidth Memory ਦੀ ਸਟੈਕਿੰਗ ਜੋ ਕੰਪਿਊਟ ਡਾਈਆਂ ਦੇ ਨੇੜੇ ਰੱਖੀ ਜਾਂਦੀ ਹੈ ਤਾਂ ਕਿ ਬੈਂਡਵਿਡਥ ਬੋਤਲਨੇਕ ਨਾ ਬਣੇ।
• ਥਰਮਲ ਮੈਨੇਜਮੈਂਟ: ਵੱਧ ਵॅਟਸ ਛੋਟੀ ਜਗ੍ਹਾ ਵਿੱਚ ਹੋਣ ਕਾਰਨ ਪੈਕੇਜਿੰਗ ਦਾ ਕੰਮ ਗਰਮੀ ਨੂੰ ਪਰਜਨ ਕਰਨਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ, ਨਾ ਕਿ ਉਸਨੂੰ ਫਸਾਉਣਾ।

ਇਹ "ਖਾਸ-ਚੀਜ਼ਾਂ" ਨੱਚੇ-ਇੱਛਾ ਨਹੀਂ ਹਨ। ਵਧੀਆ ਕੰਪਿਊਟ ਡਾਈ ਜੇ ਇੱਕ ਕਮਜ਼ੋਰ ਥਰਮਲ ਜਾਂ ਇੰਟਰਕਨੈਕਟ ਹੱਲ ਨਾਲ ਜੋੜਿਆ ਗਿਆ ਹੈ ਤਾਂ ਅਸਲ-ਦੁਨੀਆ ਪ੍ਰਦਰਸ਼ਨ ਖੋ ਸਕਦਾ ਹੈ, ਜਾਂ ਘੱਟ ਪਾਵਰ ਟੀਚਿਆਂ 'ਤੇ ਚੱਲਣਾ ਪੈ ਸਕਦਾ ਹੈ।

ਪੈਕੇਜਿੰਗ ਸਮਰੱਥਾ ਸ਼ਿਪਮੈਂਟ ਨੂੰ ਬਾਟਲਨੇਕ ਕਰ ਸਕਦੀ ਹੈ

ਜਦੋਂ ਵੈਫਰ ਯੀਲਡ ਸੁਧਰਦੀ ਹੈ, ਪੈਕੇਜਿੰਗ ਯੀਲਡ ਅਤੇ ਸਮਰੱਥਾ ਹੀ ਲੈਟਸ਼ ਰਹਿ ਜਾਂਦੇ ਹਨ—ਖਾਸ ਤੌਰ 'ਤੇ ਵੱਡੇ AI ਡਿਵਾਈਸਾਂ ਲਈ ਜਿਹੜਿਆਂ ਨੂੰ ਕਈ HBM ਸਟੈਕ ਅਤੇ ਜਟਿਲ ਸਬਸਟਰੈਟ ਚਾਹੀਦੇ ਹਨ।

ਜੇ ਸਪਲਾਇਰ ਯਥੇਸ਼ਕਤ ਪੈਕੇਜਿੰਗ ਸਲਾਟ ਪ੍ਰਦਾਨ ਨਹੀਂ ਕਰ ਸਕਦਾ, ਜਾਂ ਜੇ ਬਹੁ-ਡਾਈ ਪੈਕੇਜ ਦੀ ਅਸੈmbly yield ਖਰਾਬ ਹੈ, ਤਾਂ ਗਾਹਕ ਰੈਂਪ ਦੇਖ ਕੇ ਦੇਰੀ ਅਤੇ ਆਈਟਮ-ਕਮੀ ਦਾ ਸਾਹਮਣਾ ਕਰ ਸਕਦੇ ਹਨ।

ਖਰੀਦਦਾਰ ਹੁਣ ਫਾਉਂਡਰੀਆਂ ਨੂੰ ਕੀ ਪੁੱਛਦੇ ਹਨ

TSMC ਅਤੇ Samsung Foundry ਦੀ ਤੁਲਨਾ ਕਰਦੇ ਸਮੇਂ, ਖਰੀਦਦਾਰ ਪੈਕੇਜਿੰਗ-ਕੇਂਦਰਤ ਪ੍ਰਸ਼ਨ ਪੂਛਦੇ ਹਨ ਜਿਵੇਂ:

• ਜੇ ਕੁਝ ਫੇਲ ਹੁੰਦਾ ਹੈ ਤਾਂ end-to-end ਜ਼ਿੰਮੇਵਾਰੀ (wafer → package → test) ਕੌਣ ਲੈਂਦਾ ਹੈ?
• known-good-die, ਪੈਕੇਜ ਅਸੈmbly, ਅਤੇ ਫਾਈਨਲ ਟੈਸਟੀੰਗ ਕਿਵੇਂ ਸਹਮਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ?
• ਕੀ ਫਾਉਂਡਰੀ ਸਮੂਹ ਲੜੀ: ਸਬਸਟਰੈਟ, HBM ਸਪਲਾਈ ਲਾਈਨ, ਅਤੇ ਲੋਜਿਸਟਿਕਸ ਨੂੰ ਸੁਰੱਖਿਅਤ ਕਰ ਸਕਦੀ ਹੈ?

ਅਮਲ ਵਿੱਚ, ਨੋਡ ਲੀਡਰਸ਼ਿਪ ਅਤੇ ਗਾਹਕ ਵਿਸ਼ਵਾਸ ਸਿਰਫ਼ ਸਿਲੀਕਾਨ ਤੱਕ ਸੀਮਤ ਨਹੀਂ ਹਨ: ਇਹ ਇੱਕ ਪੂਰੇ, ਉੱਚ-ਯੀਲਡ ਪੈਕੇਜ ਨੂੰ ਸਕੇਲ 'ਤੇ ਡਿਲਿਵਰ ਕਰਨ ਦੀ ਸਮਰੱਥਾ ਵੀ ਸ਼ਾਮਲ ਕਰਦਾ ਹੈ।

ਗਾਹਕ ਭਰੋਸਾ: ਕਿਉਂ ਇਹ ਇੱਕ ਛੋਟੀ PPA ਖੇਪ ਤੋਂ ਵੱਧ ਮਹੱਤਵ ਰੱਖ ਸਕਦਾ ਹੈ

ਇੱਕ 1–3% PPA ਫ਼ਾਇਦਾ ਸਲਾਈਡ 'ਤੇ ਜ਼ਰੂਰ ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਲੱਗਦਾ ਹੈ। ਬਹੁਤ ਸਾਰੇ ਖਰੀਦਦਾਰਾਂ ਲਈ, ਇਹ ਫੈਸਲਾ ਨਹੀਂ ਹੈ।

ਜਦੋਂ ਇੱਕ ਉਤਪਾਦ ਲਾਂਚ ਇੱਕ ਤੰਗ ਵਿੰਡੋ ਨਾਲ ਜੁੜਿਆ ਹੋਵੇ, ਤਾਂ ਪੇਸ਼ਗੋਈਯੋਗ ਕਾਰਜਨਿਰੀਤਾ ਇੱਕ ਥੋੜ੍ਹਾ ਬਿਹਤਰ ਡੈਂਸੀਟੀ ਜਾਂ ਫ੍ਰਿਕਵੈਂਸੀ ਟੀਚੇ ਤੋਂ ਜ਼ਿਆਦਾ ਕੀਮਤੀ ਹੋ ਸਕਦੀ ਹੈ।

"ਭਰੋਸਾ" ਤੁਹਾਨੂੰ ਕੀ ਕੁਝ ਦਿੰਦਾ ਹੈ

ਭਰੋਸਾ ਇਕ ਧੁੰਦਲਾ ਅਹਿਸਾਸ ਨਹੀਂ—ਇਹ ਵਿਵਹਾਰਕ ਗਾਰੰਟੀਜ਼ ਦਾ ਇੱਕ束 ਹੈ:

• IP ਸੁਰੱਖਿਆ ਅਤੇ ਗੁਪਤਤਾ: ਡਿਜ਼ਾਈਨ ਡੇਟਾ, ਮਾਸਕ ਸੈਟ, ਅਤੇ ਗਾਹਕ ਰੋਡਮੈਪ 'ਤੇ ਕੜੇ ਨਿਯੰਤਰਣ। ਇੱਕ ਲੀਕ ਸਾਲਾਂ ਦੀ ਮੁਕਾਬਲਤੀ ਫਾਇਦੇ ਨੂੰ ਖਤਮ ਕਰ ਸਕਦੀ ਹੈ।
• ਦੁਹਰਾਏ ਜਾਣਯੋਗ ਨਤੀਜੇ: ਜੇ ਤੁਸੀਂ ਪਿਛਲੇ ਸਾਲ ਇੱਕ ਸਮਾਨ ਚਿਪ ਟੇਪਆਉਟ ਕੀਤਾ ਸੀ, ਤਾਂ ਤੁਸੀਂ ਚਾਹੁੰਦੇ ਹੋ ਕਿ ਨਵਾਂ ਇੱਕ ਇਸੇ ਤਰ੍ਹਾਂ ਵਹਿਸੀਅਵਰਤਾ ਨਾਲ ਚਲੇ—ਉਹੀ ਨਿਯਮ, ਉਹੀ ਕੋਰਨਰ ਵਿਹੈਵਿਅਰ, ਘੱਟ ਅਚਾਨਕੀਆਂ।
• ਪਾਰਦਰਸ਼ੀ ਸਮੱਸਿਆ-ਸੁਧਾਰ: ਜਦੋਂ ਯੀਲਡ ਡਿੱਪ ਹੁੰਦੀ ਹੈ ਜਾਂ ਕੋਈ ਪੈਰਾਮੈਟ੍ਰਿਕ ਸੀਮਾ ਦੇਰੀ ਨਾਲ ਸਾਹਮਣੇ ਆਉਂਦੀ ਹੈ, ਤੁਸੀਂ ਤੇਜ਼ ਰੂਟ-ਕਾਰਨ ਕੰਮ ਅਤੇ ਸੱਚੇ ਟਾਈਮਲਾਈਨ ਦੀ ਲੋੜ ਰੱਖਦੇ ਹੋ।

ਰਿਸ਼ਤੇ ਮਾਇਨੇ ਰੱਖਦੇ ਹਨ ਕਿਉਂਕਿ ਸਿਲੀਕਾਨ ਇੱਕ ਸੇਵਾ ਹੈ

ਲੀਡਿੰਗ-ਐਜ ਨਿਰਮਾਣ ਇੱਕ ਕਾਮੋਡਿਟੀ ਨਹੀਂ ਹੈ। ਸਹਾਇਤਾ ਇੰਜੀਨੀਅਰਿੰਗ ਦੀ ਗੁਣਵੱਤਾ, ਦਸਤਾਵੇਜ਼ ਦੀ ਸਪੱਸ਼ਟਤਾ, ਅਤੇ ਏਸਕਲੇਸ਼ਨ ਪਾਥਾਂ ਦੀ ਮਜ਼ਬੂਤੀ ਇਹ ਨਿਰਧਾਰਿਤ ਕਰ ਸਕਦੀ ਹੈ ਕਿ ਇੱਕ ਸਮੱਸਿਆ ਦੋ ਦਿਨ ਲੈਂਦੀ ਹੈ ਜਾਂ ਦੋ ਮਹੀਨੇ।

ਦੀਰਘਕਾਲੀ ਗਾਹਕ ਆਮ ਤੌਰ 'ਤੇ ਕੀਮਤੀ ਸਮਝਦੇ ਹਨ:

• ਸਥਿਰ PDK ਅੱਪਡੇਟ ਅਤੇ ਚੇਨਜ ਨੋਟਿਸ
• ਪ੍ਰਕਿਰਿਆ ਵਿਸ਼ੇਸ਼ਗਿਆਨ ਤੱਕ ਤੇਜ਼ ਪਹੁੰਚ (ਸਿਰਫ਼ ਟਿਕਟਿੰਗ ਨਹੀਂ)
• ਰਿਸਕ ਤੋਂ ਵਾਲਿਊਮ ਤੱਕ "ਨੋ ਡਰਾਮਾ" ਰੈਂਪ ਦਾ ਇਤਿਹਾਸ

ਮੁਲਟੀ-ਸੋਰਸਿੰਗ: ਕਾਗਜ਼ 'ਤੇ ਸਮਝਦਾਰੀ, ਲੀਡਿੰਗ-ਐਜ 'ਤੇ ਮੁਸ਼ਕਲ

ਕੰਪਨੀਆਂ ਡਿਪੈਂਡੈਂਸੀ ਘਟਾਉਣ ਲਈ ਇੱਕ ਦੂਜੇ ਫਾਉਂਡਰੀ ਨੂੰ ਯੋਗ ਕਰਨ ਦੀ ਕੋਸ਼ਿਸ਼ ਕਰਦੀਆਂ ਹਨ। ਅਡਵਾਂਸਡ ਨੋਡਾਂ 'ਤੇ, ਇਹ ਮਹਿੰਗਾ ਅਤੇ ਧੀਮਾ ਹੁੰਦਾ ਹੈ: ਵੱਖਰੇ ਡਿਜ਼ਾਈਨ ਨਿਯਮ, ਵੱਖਰੀ IP ਉਪਲਬਧਤਾ, ਅਤੇ ਅਸਲ ਵਿੱਚ ਚਿਪ ਦਾ ਦੂਜਾ ਪੋਰਟ।

ਬਹੁਤ ਸਾਰੀਆਂ ਟੀਮਾਂ ਅਕਸਰ ਕੇਵਲ ਮੈਚਰ ਨੋਡਾਂ 'ਤੇ ਜਾਂ ਘੱਟ-ਜ਼ਰੂਰੀ ਹਿੱਸਿਆਂ ਲਈ ਹੀ ਡੁਅਲ-ਸੋਰਸਿੰਗ ਕਰਦੀਆਂ ਹਨ।

ਫਾਉਂਡਰੀ-ਮੈਚ ਚੈਕਲਿਸਟ (ਸਿਰਫ਼ ਹੈਡਲਾਈਨ ਨਿਰਦੇਸ਼ਾਂ ਤੋਂ Pare)

ਇਹਨਾਂ ਨੂੰ ਪੁੱਛੋ ਪਹਿਲਾਂ ਕਿ ਤੁਸੀਂ ਕਮੇਟ ਕਰੋ:

• ਡਿਜ਼ਾਈਨ ਨਿਯਮ ਕਿੰਨੀ ਵਾਰੀ ਬਦਲਦੇ ਹਨ, ਅਤੇ ਅੱਪਡੇਟ ਕਿੰਨੇ ਵਿਘਟਕ ਹੁੰਦੇ ਹਨ?
• Yield/FA ਏਸਕਲੇਸ਼ਨਾਂ ਲਈ ਆਮ ਟਰਨਅਰਾਊਂਡ ਕੀ ਹੈ?
• ਕੀ ਜ਼ਰੂਰੀ IP (SRAMs, PHYs, EDA ਫਲੋ) ਵਾਲੀਅਮ ਵਿੱਚ ਸਾਬਤ ਹੈ?
• ਟੇਪਆਉਟ ਤੋਂ ਕ੍ਵਾਲੀਫਿਕੇਸ਼ਨ ਤੱਕ ਰੈਂਪ ਕਿੰਨਾ ਪੇਸ਼ਗੋਈਯੋਗ ਹੈ?
• ਤੁਹਾਡੇ ਡੇਟਾ ਨੂੰ ਸੁਰੱਖਿਅਤ ਕਰਨ ਵਾਲੇ ਠੇਕਿਆਤਮਕ ਅਤੇ ਤਕਨੀਕੀ ਸੁਰੱਖਿਆ ਕਿਹੜੇ ਹਨ?

ਜੇ ਇਹ ਜਵਾਬ ਮਜ਼ਬੂਤ ਹਨ, ਤਾਂ ਇੱਕ ਛੋਟਾ PPA ਫ਼ਰਕ ਕਈ ਵਾਰ ਫੈਸਲਾ ਕਰਨ ਵਾਲਾ ਕਾਰਕ ਨਹੀਂ ਰਹਿੰਦਾ।

ਲਾਗਤ, ਮੁੱਲ ਅਤੇ ਇੱਕ ਵਧੀਆ ਡਾਈ ਦੀ ਅਸਲ ਅਰਥਵਿਵਸਥਾ

ਫਾਉਂਡਰੀ ਕੌਟ ਆਮ ਤੌਰ 'ਤੇ ਇੱਕ ਵੈਫਰ ਪ੍ਰਤੀ ਕੀਮਤ ਨਾਲ ਸ਼ੁਰੂ ਹੁੰਦੀ ਹੈ, ਪਰ ਉਹ ਨੰਬਰ ਸਿਰਫ਼ ਪਹਿਲੀ ਲਾਈਨ ਆਈਟਮ ਹੈ।

ਖਰੀਦਦਾਰ ਅਸਲ ਵਿੱਚ ਜੋ ਭੁਗਤਾਨ ਕਰਦੇ ਹਨ ਉਹ ਹੈ ਸਮੇਂ 'ਤੇ ਦਿੱਤੇ ਚੰਗੇ ਚਿਪ, ਅਤੇ ਕਈ ਕਾਰਕ ਇਹ ਨਿਰਧਾਰਤ ਕਰਦੇ ਹਨ ਕਿ "ਸਸਤਾ" ਵਿਕਲਪ ਸੱਚਮੁੱਚ ਸਸਤਾ ਰਹੇਗਾ ਜਾਂ ਨਹੀਂ।

ਵੈਫਰ ਕੀਮਤ ਨੂੰ ਕੀ ਚਲਾਉਂਦਾ ਹੈ

ਵੈਫਰ ਕੀਮਤ ਨਵੇਂ ਅਤੇ ਜਟਿਲ ਨੋਡਾਂ 'ਤੇ ਵਧਦੀ ਹੈ। ਮੁੱਖ ਚਾਲਕ ਹਨ:

• ਨੋਡ ਮੈਚਰਿਟੀ: ਨੋਡ ਦੇ ਸ਼ੁਰੂ 'ਚ ਪ੍ਰਕਿਰਿਆ ਅਜੇ ਟਿਊਨ ਹੋ ਰਹੀ ਹੁੰਦੀ ਹੈ, ਅਤੇ ਕੀਮਤ ਉਸ ਨਿਵੇਸ਼ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈ।
• Yield: ਜੇ ਘੱਟ ਵਰਤੋਂਯੋਗ ਡਾਈ ਇੱਕ ਵੈਫਰ ਤੋਂ ਨਿਕਲਦੇ ਹਨ, ਤਾਂ ਹਰ ਚੰਗੇ ਚਿਪ ਦੀ ਲਾਗਤ ਵੱਧ ਜਾਂਦੀ ਹੈ।
• ਮਾਸਕ ਸੈਟ: ਅਡਵਾਂਸਡ ਨੋਡਾਂ ਲਈ ਵੱਧ (ਅਤੇ ਮਹਿੰਗੇ) ਮਾਸਕ ਲੋੜੀਂਦੇ ਹਨ; ਪੂਰਾ ਸੈਟ ਇੱਕ ਵੱਡੀ ਅੱਗੇ ਦੀ ਲਾਗਤ ਹੋ ਸਕਦੀ ਹੈ।
• ਪੈਕੇਜਿੰਗ ਐਡ-ਅਨਸ: ਅਡਵਾਂਸਡ ਪੈਕੇਜਿੰਗ, ਇੰਟਰਪੋਜ਼ਰ, ਜਾਂ ਚਿਪਲੈਟ ਇੰਟੀਗ੍ਰੇਸ਼ਨ ਵੱਡੇ ਹਿੱਸੇ ਵਿੱਚ ਵੈਫਰ ਲਾਗਤ ਦੇ ਬਰਾਬਰ ਹੋ ਸਕਦੇ ਹਨ, ਖ਼ਾਸ ਤੌਰ 'ਤੇ ਉੱਚ-ਅੰਤ ਹਿੱਸਿਆਂ ਲਈ।

ਕੁੱਲ ਮਾਲਕੀ ਲਾਗਤ (TCO): ਬਜਟ ਹਕੀਕਤ ਕਿੱਥੇ ਹਿਲਦੇ ਹਨ

TCO ਉਹ ਜਗ੍ਹਾ ਹੈ ਜਿੱਥੇ ਕਈ ਤੁਲਨਾਵਾਂ ulਟ ਸਕਦੀਆਂ ਹਨ। ਇੱਕ ਡਿਜ਼ਾਈਨ ਜਿਸ ਨੂੰ ਘੱਟ respins ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ (ਟੇਪਆਉਟ) ਨਾ ਸਿਰਫ਼ ਮਾਸਕ ਲਾਗਤ ਬਚਾਉਂਦਾ ਹੈ, ਸਗੋਂ ਇੰਜੀਨੀਅਰਿੰਗ ਸਮੇਂ ਦੇ ਮਹੀਨਿਆਂ ਨੂੰ ਵੀ ਬਚਾਉਂਦਾ ਹੈ।

ਇਸੇ ਤਰ੍ਹਾਂ, ਸ਼ਡਿਊਲ ਸਲਿੱਪ ਕਿਸੇ ਵੀ ਵੈਫਰ ਛੂਟ ਨਾਲੋਂ ਜ਼ਿਆਦਾ ਮਹਿੰਗੀ ਹੋ ਸਕਦੀ ਹੈ—ਉਤਪਾਦ ਵਿੰਡੋ ਨੂੰ ਮਿਸ ਕਰਨਾ ਘੱਟ-ਕਮਾਈ, ਵਧੇਰੇ ਇਨਵੈਂਟਰੀ, ਜਾਂ ਪਲੇਟਫਾਰਮ ਲਾਂਚ ਦੇ ਦੇਰੀ ਦਾ ਮਤਲਬ ਹੋ ਸਕਦਾ ਹੈ।

ਇੰਜੀਨੀਅਰਿੰਗ ਦੀ ਕੋਸ਼ਿਸ਼ ਵੀ ਮਹੱਤਵਪੂਰਨ ਹੈ: ਜੇ ਟਾਰਗਟ ਕਲਾਕ ਜਾਂ ਪਾਵਰ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ ਭਾਰੀ ਟਿਊਨਿੰਗ, ਵਾਧੂ ਵੈਰੀਫਿਕੇਸ਼ਨ, ਜਾਂ ਵਰਕਅਰਾਉਂਡ ਲੋੜ ਦੇਣੇ ਪੈਂਦੇ ਹਨ, ਤਾਂ ਇਹ ਖਰਚੇ ਸਿਰਫ਼ ਹੇਡਕਾਊਂਟ ਅਤੇ ਸਮੇਂ ਵਿੱਚ ਦਰਸਦੇ ਹਨ।

ਵਾਲੀਅਮ ਕਮੇਟਮੈਂਟ ਅਤੇ ਸਮਰੱਥਾ ਰਿਜ਼ਰਵੇਸ਼ਨ

ਲੀਡਿੰਗ-ਐਜ 'ਤੇ, ਖਰੀਦਦਾਰ ਅਕਸਰ ਸਮਰੱਥਾ ਰਿਜ਼ਰਵੇਸ਼ਨ ਲਈ ਭੁਗਤਾਨ ਕਰਦੇ ਹਨ—ਇੱਕ ਵਾਅਦਾ ਜੋ ਪੱਕਾ ਕਰਦਾ ਹੈ ਕਿ ਜਦੋਂ ਉਤਪਾਦ ਰੈਂਪ ਕਰੇਗਾ ਤਾਂ ਵੈਫਰ ਉਪਲਬਧ ਹੋਣਗੇ। ਆਮ ਭਾਸ਼ਾ ਵਿੱਚ, ਇਹ manufacturing ਸੀਟਾਂ ਨੂੰ ਪਹਿਲਾਂ ਬੁੱਕ ਕਰਨ ਵਰਗਾ ਹੈ।

ਟਰੇਡ-ਆਫ ਲਚਕੀਲਾਪਣ ਹੈ: ਮਜ਼ਬੂਤ ਕਮੇਟਮੈਂਟ ਚੰਗੀ ਪਹੁੰਚ ਦਿੰਦੇ ਹਨ, ਪਰ ਜ਼ਿਆਦਾ ਬਦਲਾਅ ਕਰਨ ਦੀ ਛੋਟ ਘੱਟ ਹੋ ਜਾਂਦੀ ਹੈ।

ਜਦੋਂ "ਸਸਤਾ ਪ੍ਰਤੀ ਵੈਫਰ" ਅਸਲ ਵਿੱਚ ਪ੍ਰਤੀ ਚੰਗੇ ਡਾਈ ਜ਼ਿਆਦਾ ਮਹਿੰਗਾ ਪੈਂਦਾ ਹੈ

ਜੇ ਇਕ ਵਿਕਲਪ ਘੱਟ ਵੈਫਰ ਕੀਮਤ ਦਿੰਦਾ ਹੈ ਪਰ ਉਸਦੀ ਯੀਲਡ ਘੱਟ ਹੈ, ਵੱਧ ਵੈਰੀਏਬਿਲਟੀ ਹੈ, ਜਾਂ respins ਦੇ ਅਧਿਕੇ ਚਾਂਸ ਹਨ, ਤਾਂ ਪਰਤੀ ਚੰਗੇ ਡਾਈ ਦੀ ਲਾਗਤ ਅਖੀਰਕਾਰ ਜ਼ਿਆਦਾ ਹੋ ਸਕਦੀ ਹੈ।

ਇਸ ਲਈ ਪ੍ਰੋਕਿਊਰਮੈਂਟ ਟੀਮਾਂ ਆਮ ਤੌਰ 'ਤੇ ਸੈਨੈਰਿਓ ਮਾਡਲ ਕਰਦੀਆਂ ਹਨ: ਅਸੀਂ ਆਪਣੀ ਟਾਰਗਟ ਸਪੈੱਕਸ 'ਤੇ ਮਹੀਨਵਾਰ ਕਿੰਨੇ ਵਿਕਣਯੋਗ ਚਿਪ ਲੈ ਸਕਦੇ ਹਾਂ, ਅਤੇ ਜੇ ਅਸੀਂ ਇਕ ਕਵਾਰਟਰ ਲਈ ਪਿੱਛੇ ਰਹਿ ਗਏ ਤਾਂ ਕੀ ਹੁੰਦਾ?

ਸਿੱਟਾ ਇਹ ਹੈ: ਸਭ ਤੋਂ ਵਧੀਆ ਸੌਦਾ ਉਹ ਹੈ ਜੋ ਉਹਨਾਂ ਸਵਾਲਾਂ 'ਚ ਟਿਕ ਸਕੇ।

ਸਪਲਾਈ ਚੇਨ ਅਤੇ ਜਿਓਪੋਲਿਟਿਕਲ ਖਤਰਾ: ਖਰੀਦਦਾਰ ਕਿਵੇਂ ਯੋਜਨਾ ਬਣਾਉਂਦੇ ਹਨ

ਜਦੋਂ ਕੋਈ ਕੰਪਨੀ ਲੀਡਿੰਗ-ਐਜ ਫਾਉਂਡਰੀ ਚੁਣਦੀ ਹੈ, ਉਹ ਸਿਰਫ਼ ਟ੍ਰਾਂਜ਼ਿਸਟਰ ਨਹੀਂ ਚੁਣਦੀ—ਉਹ ਇਹ ਵੀ ਚੁਣਦੀ ਹੈ ਕਿ ਉਸਦਾ ਸਭ ਤੋਂ ਕੀਮਤੀ ਉਤਪਾਦ ਕਿੱਥੇ ਬਣੇਗਾ, ਭੇਜਿਆ ਜਾਵੇਗਾ, ਅਤੇ ਸ਼ਾਇਦ ਕਦੇ ਦੇਰੀ ਹੋਵੇਗੀ।

ਇਸ ਕਰਕੇ ਕੇਂਦਰਤ੍ਰਿਤ ਖਤਰਾ ਬੋਰਡ-ਪੱਧਰੀ ਵਿਸ਼ਾ ਬਣ ਜਾਂਦਾ ਹੈ: ਇੱਕ ਜੁਗਤੀ ਸਥਾਨ ਵਿੱਚ ਬਹੁਤ ਜ਼ਿਆਦਾ ਸਮਰੱਥਾ ਹੋਣ ਨਾਲ ਇੱਕ ਖੇਤਰੀ ਵਿਘਟਨ ਗਲੋਬਲ ਉਤਪਾਦ ਘਾਟ ਦਾ ਕਾਰਨ ਬਣ ਸਕਦਾ ਹੈ।

ਜਿਓਪੋਲਿਟਿਕਸ, ਕੇਂਦਰੀਕਰਨ, ਅਤੇ "ਸਿੰਗਲ ਪੁਆਇੰਟ ਆਫ ਫੇਲਿਅਰ"

ਜ਼ਿਆਦਾਤਰ ਲੀਡਿੰਗ-ਐਜ ਵਾਲੀਅਮ ਕੁਝ ਸਥਾਨਾਂ ਵਿੱਚ ਕੇਂਦਰਿਤ ਹੈ। ਖਰੀਦਦਾਰ ਉਹ ਘਟਨਾਵਾਂ ਦੇ ਬਾਰੇ ਸੋਚਦੇ ਹਨ ਜੋ ਇੰਜੀਨੀਅਰਿੰਗ ਨਾਲ ਸਬੰਧਤ ਨਹੀਂ: ਤਾਈਵਾਨ-ਚੀਨ ਤਣਾਅ, ਵਪਾਰ ਨੀਤੀ 'ਚ ਬਦਲਾਅ, ਪ੍ਰਤਿਬੰਧ, ਬੰਦਰਗਾਹ ਬੰਦ, ਅਤੇ ਵੀਜ਼ਾ ਜਾਂ ਲੋਜਿਸਟਿਕਸ ਦੀਆਂ ਪਾਬੰਦੀਆਂ ਜੋ ਇੰਸਟਾਲੇਸ਼ਨ ਅਤੇ ਰਖਰਖਾਅ ਨੂੰ ਧੀਮਾ ਕਰ ਸਕਦੀਆਂ ਹਨ।

ਉਹ ਆਮ ਪ੍ਰਾਗਮੈਟਿਕ ਮੁੱਦੇ ਵੀ ਯੋਜਨਾ ਬਣਾਉਂਦੇ ਹਨ—ਭੂਚਾਲ, ਤੂਫ਼ਾਨ, ਬਿਜਲੀ ਰੋਕਾਵਟ, ਅਤੇ ਪਾਣੀ ਦੀ ਸਰਬ-ਸੰਭਵਤਾ—ਕਿਉਂਕਿ ਇੱਕ ਅਡਵਾਂਸਡ ਫੈਬ ਇੱਕ ਬੜੀ ਹੀ ਨਾਜ਼ੁਕ ਪ੍ਰਣਾਲੀ ਹੈ। ਇੱਕ ਛੋਟੀ ਵਿਘਟਨਾ ਵੀ ਲਾਂਚ ਵਿੰਡੋਜ਼ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰ ਸਕਦੀ ਹੈ।

ਸਮਰੱਥਾ ਵਧਾਉਣਾ ਅਤੇ ਡਿਜਾਸਟਰ ਰੀਕਵਰੀ

ਸਮਰੱਥਾ ਐਲਾਨ ਮੈਤਲਬ ਰੱਖਦੇ ਹਨ, ਪਰ ਉਸ ਨਾਲ-ਨਾਲ ਰੈਡੰਡੰਸੀ ਵੀ ਜ਼ਰੂਰੀ ਹੈ: ਇੱਕੋ ਪ੍ਰਕਿਰਿਆ ਲਈ ਕਈ ਫੈਬ ਯੋਗ, ਬੈਕਅਪ ਯੂਟਿਲਿਟੀਜ਼, ਅਤੇ ਤੌਰ-ਤਰੀਕੇ ਨਾਲ ਓਪਰੇਸ਼ਨ ਦੁਬਾਰਾ ਚਾਲੂ ਕਰਨ ਦੀ ਪ੍ਰਮਾਣਿਤ ਯੋਗਤਾ।

ਖਰੀਦਦਾਰ ਵੱਧ-ਵੱਧ ਡਿਜਾਸਟਰ-ਰੀਕਵਰੀ ਯੋਜਨਾਵਾਂ, ਪੈਕੇਜਿੰਗ ਅਤੇ ਟੈਸਟ ਦੇ ਰੀਜਨਲ ਡਾਈਵਰਸੀਫਿਕੇਸ਼ਨ, ਅਤੇ ਜਦੋਂ ਇੱਕ ਸਾਈਟ ਬੰਦ ਹੋਵੇ ਤਾਂ ਫਾਉਂਡਰੀ ਕਿੰਨੀ ਤੇਜ਼ੀ ਨਾਲ ਲਾਟਸ ਨੂੰ ਰੀ-ਅਲੋਕੇਟ ਕਰ ਸਕਦੀ ਹੈ ਬਾਰੇ ਪੁੱਛਦੇ ਹਨ।

ਨਿਰਯਾਤ ਨਿਯੰਤਰਣ ਅਤੇ ਉਪਕਰਨ ਸਪਲਾਈ ਅਣਿਸ਼ਚਿਤਤਾ

ਅਡਵਾਂਸਡ-ਨੋਡ ਉਤਪਾਦਨ ਇੱਕ ਲੰਮੀ ਉਪਕਰਨ ਚੇਨ ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ (EUV ਟੂਲ, ਡਿਪੋਜ਼ੀਸ਼ਨ, ਏਚ), ਅਤੇ ਵਿਸ਼ੇਸ਼ਤ ਸਮੱਗਰੀ।

ਨਿਰਯਾਤ ਨਿਯੰਤਰਣ ਇਸ ਗੱਲ ਨੂੰ ਸੀਮਤ ਕਰ ਸਕਦੇ ਹਨ ਕਿ ਉਪਕਰਨ ਕਿੱਥੇ ਭੇਜੇ ਜਾ ਸਕਦੇ ਹਨ, ਕੀ ਸੇਵਾ ਹੋ ਸਕਦੀ ਹੈ, ਜਾਂ ਕਿਹੜੇ ਗਾਹਕ ਸਪਲਾਇਡ ਕੀਤੇ ਜਾ ਸਕਦੇ ਹਨ। ਭਾਵੇਂ ਇੱਕ ਫੈਬ ਨਾਰਮਲ ਤੌਰ 'ਤੇ ਚੱਲ ਰਿਹਾ ਹੋਵੇ, ਉਪਕਰਨ ਡਿਲਿਵਰੀ, ਸਪੇਅਰ ਪਾਰਟਸ, ਜਾਂ ਅੱਪਗ੍ਰੇਡ ਵਿੱਚ ਦੇਰੀ ਰੈਂਪਾਂ ਨੂੰ ਧੀਮਾ ਕਰ ਸਕਦੀ ਹੈ ਅਤੇ ਉਪਲਬਧ ਸਮਰੱਥਾ ਘਟਾ ਸਕਦੀ ਹੈ।

ਖਰੀਦਦਾਰਾਂ ਦੇ ਪਰਗਟ ਤਰੀਕੇ ਜੋ ਖਤਰਾ ਘਟਾਉਂਦੇ ਹਨ

ਕੰਪਨੀਆਂ ਆਮ ਤੌਰ 'ਤੇ ਕਈ ਪਹੁੰਚ ਮਿਲਾ ਕੇ ਯੋਜਨਾਵਾਂ ਕਰਦੀਆਂ ਹਨ:

• ਡਿਜ਼ਾਈਨ ਪੋਰਟੇਬਿਲਟੀ: ਜਿੱਥੇ ਸੰਭਵ ਹੋਵੇ IP ਅਤੇ ਫਲੋਜ਼ ਨੂੰ ਫਾਉਂਡਰੀਆਂ ਵਿਚ ਸੰਗਤ ਰੱਖਣਾ, ਤਾਂ ਕਿ ਭਵਿੱਖ ਵਿੱਚ ਮੂਵ ਪੂਰੀ ਤਰ੍ਹਾਂ ਦੁਬਾਰਾ ਡਿਜ਼ਾਈਨ ਨਾ ਬਣੇ।
• ਦੂਜੇ ਸਰੋਤ: ਘੱਟੋ-ਘੱਟ ਇੱਕ ਵਿਕਲਪਿਕ ਨੋਡ, ਪ੍ਰਕਿਰਿਆ, ਜਾਂ ਪੈਕੇਜ ਵਿਕਲਪ ਨੂੰ ਯੋਗ ਕਰਨਾ—ਭਾਵੇਂ ਇਹ ਇਕੋ ਨਾ ਹੋਵੇ।
• ਮਲਟੀ-ਰਿਜ਼ਨਲ ਪੈਕੇਜਿੰਗ/ਟੈਸਟ: ਵੈਫਰ ਫੈਬ ਖਤਰੇ ਨੂੰ ਅਸੈਂਬਲੀ ਖਤਰੇ ਤੋਂ ਵੱਖ ਕਰਨਾ ਤਾਂ ਕਿ ਇੱਕ ਚੋਕੇ ਨਾਲ ਸਮਸਤ ਸਰਕਲ ਨਾ ਰੁਕੇ।
• ਬਫਰ ਅਤੇ ਠੇਕੇ: ਲੰਮੇ ਲੀਡ-ਟਾਈਮ ਪੂਰਵ ਅਨੁਮਾਨ, ਰਣਨੀਤਕ ਇਨਵੈਂਟਰੀ, ਅਤੇ ਸਪੱਸ਼ਟ ਪ੍ਰਾਇਓਰਟੀ/ਪੈਨਲਟੀ ਸ਼ਰਤਾਂ।

ਇਨ੍ਹਾਂ ਵਿੱਚੋਂ ਕੋਈ ਵੀ ਚੀਜ਼ ਖਤਰਾ ਮਿਟਾਉਂਦੀ ਨਹੀਂ, ਪਰ ਇਹ ਇਕ "ਕੰਪਨੀ ਨੂੰ ਦਾਵਾ" ਨਿਰਭਰਤਾ ਨੂੰ ਪ੍ਰਬੰਧਿਤ ਯੋਜਨਾ 'ਚ ਬਦਲ ਦਿੰਦੀਆਂ ਹਨ।

ਅੱਗੇ ਵੱਲ ਵੇਖਦੇ ਹੋਏ: 2nm ਯੁਗ ਅਤੇ ਭਵਿੱਖ ਕਿਸਨੇ ਬਣਾਏਗਾ

"2nm" ਘੱਟ ਇੱਕ ਸਿੰਗਲ ਛਾਂਟ ਨਹੀਂ ਹੈ, ਬਲਕਿ ਬਹੁਤੀਆਂ ਤਬਦੀਲੀਆਂ ਦਾ ਇਕ ਗੁੱਠ ਹੈ ਜੋ ਇਕੱਠੇ ਆਉਣੀਆਂ ਚਾਹੀਦੀਆਂ ਹਨ।

"2nm ਰੋਡਮੇਪ" ਆਮ ਤੌਰ 'ਤੇ ਕਿਹੜੀਆਂ ਚੀਜ਼ਾਂ ਸ਼ਾਮਲ ਕਰਦੇ ਹਨ

ਜ਼ਿਆਦਾਤਰ 2nm ਯੋਜਨਾਵਾਂ ਵਿੱਚ ਇੱਕ ਨਵਾਂ ਟ੍ਰਾਂਜਿਸਟਰ ਢਾਂਚਾ (ਆਮ ਤੌਰ 'ਤੇ gate-all-around / nanosheet) ਹੋਣ ਦੀ ਅਪੇક્ષા ਹੁੰਦੀ ਹੈ ਤਾਂ ਕਿ ਘੱਟ ਲੀਕੇਜ ਅਤੇ ਬਿਹਤਰ ਕੰਟਰੋਲ ਮਿਲ ਸਕੇ।

ਉਹ ਪਿੱਠ-ਪਾਸੇ ਪਾਵਰ ਡਿਲਿਵਰੀ 'ਤੇ ਵੀ ਨਿਰਭਰ ਹੋ ਰਹੇ ਹਨ (front-side ਤੋਂ ਪਾਵਰ ਲਾਈਨਾਂ ਹਟਾਉਣ) ਤਾਂ ਕਿ signals ਲਈ ਰੂਟਿੰਗ ਸਪੇਸ ਖੁੱਲ ਸਕੇ, ਨਾਲ ਹੀ ਨਵੇਂ ਇੰਟਰਕਨੈਕਟ ਸਮੱਗਰੀਆਂ ਅਤੇ ਡਿਜ਼ਾਈਨ ਨਿਯਮ ਜੋ ਤਾਰਾਂ ਨੂੰ ਮੁੱਖ ਸੀਮਿਤਕਰਤਾ ਬਣਨ ਤੋਂ ਰੋਕਣ।

ਦੂਜੇ ਸ਼ਬਦਾਂ ਵਿੱਚ: ਨੋਡ ਨਾਂ ਟ੍ਰਾਂਜਿਸਟਰ + ਪਾਵਰ + ਵਾਇਰਿੰਗ ਲਈ ਸ਼ਾਰਟਹੈਂਡ ਹੈ, ਸਿਰਫ਼ ਇੱਕ ਤੇਜ਼ ਲਿਥੋਗ੍ਰਾਫੀ ਕਦਮ ਨਹੀਂ।

ਭਰੋਸਾਯੋਗਤਾ ਕਿਵੇਂ ਮਾਪੀ ਜਾਂਦੀ ਹੈ: ਕਾਰਜਨਿਰੀਤਾ + ਐਕੋਸਿਸਟਮ

2nm ਐਲਾਨ तभी ਅਹਿਮ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਫਾਉਂਡਰੀ (1) ਦੁਹਰਾਏ ਜਾਣਯੋਗ yields ਹਾਸਲ ਕਰ ਸਕੇ, (2) ਗਾਹਕਾਂ ਲਈ ਪੂਰੇ ਤੌਰ 'ਤੇ ਸਥਿਰ PDKs ਅਤੇ signoff ਫਲੋ ਵਕਤ ਤੋਂ ਪਹਿਲਾਂ ਪ੍ਰਦਾਨ ਕਰ ਸਕੇ, ਅਤੇ (3) ਪੈਕੇਜਿੰਗ, ਟੈਸਟ, ਅਤੇ ਸਮਰੱਥਾ ਲਾਈਨ-ਅੱਪ ਕਰ ਸਕੇ ਤਾਂ ਕਿ ਵਾਲਿਊਮ ਉਤਪਾਦ ਵਾਕਈ ਤੌਰ 'ਤੇ ਸ਼ਿਪ ਹੋ ਸਕਣ।

ਸਭ ਤੋਂ ਵਧੀਆ ਰੋਡਮੇਪ ਉਹ ਹੈ ਜੋ ਅਸਲ ਗਾਹਕ ਟੇਪਆਉਟਾਂ ਨੂੰ ਜ਼ਿੰਦਗੀ ਵਿੱਚ ਉਤਰਦੇ ਵੇਖਦੇ ਹਨ, ਨਾ ਕਿ ਸਿਰਫ਼ ਅੰਦਰੂਨੀ ਡੈਮੋ।

AI ਮੰਗ ਅਤੇ ਊਰਜਾ ਸੀਮਾਵਾਂ ਪ੍ਰਾਥਮਿਕਤਾਵਾਂ ਨੂੰ ਮੋੜਨਗੀਆਂ

AI ਚਿਪਾਂ ਨੂੰ ਵੱਡੇ ਡਾਈ ਸਾਈਜ਼, ਚਿਪਲੈਟਸ, ਅਤੇ ਮੈਮੋਰੀ ਬੈਂਡਵਿਡਥ ਵੱਲ ਧਕੇ ਰਹੀ ਹੈ—ਜਦਕਿ ਊਰਜਾ ਸੀਮਾਵਾਂ ਕੁੱਲ-ਕੁੱਲ ਕੁਸ਼ਲਤਾ ਲਈ ਦਬਾਅ ਪਾ ਰਹੀਆਂ ਹਨ।

ਇਸ ਨਾਲ ਪਾਵਰ ਡਿਲਿਵਰੀ, ਥਰਮਲ, ਅਤੇ ਅਡਵਾਂਸਡ ਪੈਕੇਜਿੰਗ ਟ੍ਰਾਂਜ਼ਿਸਟਰ ਡੈਂਸੀਟੀ ਦੇ ਬਰਾਬਰ ਹੀ ਮਹੱਤਵਪੂਰਨ ਹੋ ਜਾਂਦੇ ਹਨ। ਅਪੇක්ෂਾ ਕਰੋ ਕਿ "ਸਭ ਤੋਂ ਵਧੀਆ ਨੋਡ" ਫੈਸਲੇ ਵਿੱਚ ਪੈਕਿੰਗ ਵਿਕਲਪ ਅਤੇ ਅਸਲ ਵਰਕਲੋਡਜ਼ ਵਿੱਚ ਪੌਅਰ ਪ੍ਰਭਾਵਸ਼ੀਲਤਾ ਵੀ ਸ਼ਾਮਲ ਹੋਵੇਗੀ।

ਇੱਕ ਪ੍ਰਯੋਗਿਕ ਫੈਸਲਾ ਫਰੇਮਵਰਕ

ਉਹ ਟੀਮਾਂ ਜੋ ਅੱਜ-ਕੱਲ੍ਹ ਪਰਖੀ-ਪੁਸ਼ਟੀ ਕੀਤੀ ਉੱਚ-ਵਾਲਿਊਮ ਪੇਸ਼ਗੋਈਯੋਗਤਾ, ਡੂੰਘੀ EDA/IP ਤਿਆਰੀ, ਅਤੇ ਘੱਟ ਸ਼ਡਿਊਲ ਰਿਸਕ ਨੂੰ ਤਰਜੀਹ ਦਿੰਦੀਆਂ ਹਨ ਅਕਸਰ TSMC ਨੂੰ ਚੁਣਦੀਆਂ ਹਨ—ਭਾਵੇਂ ਇਹ ਮਹਿੰਗਾ ਹੋਵੇ।

ਜੋ ਟੀਮਾਂ ਮੁਕਾਬਲਾਤੀ ਕੀਮਤ ਨੂੰ ਮੁੱਲ ਦਿੰਦੀਆਂ ਹਨ, ਫਾਉਂਡਰੀ ਨਾਲ ਡਿਜ਼ਾਈਨ ਨੂੰ ਸਾਥ ਮਿਲਾ ਕੇ ਚਾਹੁੰਦੀਆਂ ਹਨ, ਜਾਂ ਰਣਨੀਤਿਕ ਵਿਵਿਧੀਕਰਨ ਨੂੰ ਤਰਜੀਹ ਦਿੰਦੀਆਂ ਹਨ, ਉਹ ਅਕਸਰ Samsung Foundry ਦਾ ਮੁਲਾਂਕਣ ਕਰਦੀਆਂ ਹਨ—ਖਾਸ ਕਰਕੇ ਜਦੋਂ ਸਮੇਂ-ਟੂ-ਕਾਨਟ੍ਰੈਕਟ ਅਤੇ ਰਣਨੀਤਿਕ ਵੱਖ-ਪਨ ਵਧੇਰੇ ਗੌਰਯੋਗ ਹੋਣ।

ਦੋਹਾਂ ਮਾਮਲਿਆਂ ਵਿੱਚ, ਜੇਤੂ ਸੰਸਥਾਵਾਂ ਇੱਕੋ ਜਿਹਾ ਅੰਦਰੂਨੀ ਕਾਰਜਗਤ ਮਾਪਦੰਡ ਵੀ ਸਟੈਂਡਰਡ ਕਰਦੀਆਂ ਹਨ: ਸਪੱਸ਼ਟ ਯੋਜਨਾ, ਤੇਜ਼ ਦੁਹਰਾਈ, ਅਤੇ ਜਦੋਂ ਧਾਰਣਾਵਾਂ ਟੁੱਟਣ ਤਾਂ ਰੋਲਬੈਕ। ਇਹੀ ਓਪਰੇਸ਼ਨਲ ਮਾਨਸਿਕਤਾ ਉਹੀ ਕਾਰਨ ਹੈ ਕਿ ਆਧੁਨਿਕ ਵਿਕਾਸ ਟੀਮਾਂ Koder.ai ਵਰਗੇ ਪਲੇਟਫਾਰਮਾਂ ਨੂੰ ਅਪਣਾਉਂਦੀਆਂ ਹਨ ਤਾਂ ਕਿ ਤੇਜ਼ ਦੁਹਰਾਈ ਮੌਜੂਦ ਰਹੇ—ਕਿਉਂਕਿ ਤੇਜ਼ੀ ਸਿਰਫ਼ ਤਾਂ ਕੀਮਤੀ ਹੈ ਜਦੋਂ ਉਹ ਭਰੋਸੇਯੋਗ ਰਹੇ।