28 अप्रैल 2025·8 मिनट
ASML और EUV: क्यों लिथोग्राफी बन गई चिप निर्माण की गेटकीपर
एक स्पष्ट, गैर-तकनीकी मार्गदर्शिका—कैसे ASML के EUV लिथोग्राफी टूल्स उन्नत चिप्स के लिए अनिवार्य बन गए और क्यों पूरा उद्योग उन पर निर्भर है।
एक स्पष्ट, गैर-तकनीकी मार्गदर्शिका—कैसे ASML के EUV लिथोग्राफी टूल्स उन्नत चिप्स के लिए अनिवार्य बन गए और क्यों पूरा उद्योग उन पर निर्भर है।
जब लोग “लीडिंग-एज” चिप्स की बात करते हैं, तो वे आम तौर पर सबसे उन्नत निर्माण प्रक्रियाओं की ओर इशारा कर रहे होते हैं: सिलिकॉन पर छोटी विशेषताएँ प्रिंट करना, उच्च ट्रांजिस्टर घनत्व, और एक ही बैटरी या कूलिंग बफर में बेहतर पावर/प्रदर्शन। यही वजह है कि फ़ोन तेज़ होते हैं बिना ज़्यादा गर्म हुए, और डेटा सेन्टर प्रति वॉट अधिक काम कर पाते हैं।
ASML इसलिए महत्वपूर्ण है क्योंकि यह एक ऐसे चरण पर बैठा है जिसे यूँ ही छोड़कर आगे बढ़ना असामान्य रूप से कठिन है।
लिथोग्राफी वह चरण है जहाँ पैटर्न वेफ़र पर प्रोजेक्ट किए जाते हैं—वह पैटर्न जो अंततः ट्रांजिस्टर और वायरिंग बनते हैं। अगर आप जरूरी पैटर्न को पर्याप्त सटीकता से प्रिंट नहीं कर पाए तो आप उस पीढ़ी के चिप्स को स्केल पर बना नहीं पाएंगे।
इसलिए “गेटकीपर” का अर्थ यह नहीं कि ASML पूरे सेमीकंडक्टर उद्योग को नियंत्रित करता है। इसका अर्थ यह है कि अग्रिम पंक्ति में प्रगति एक विशेष क्षमता तक पहुंच पर निर्भर करती है जो बहुत कम खिलाड़ियों के पास है—और आज वह क्षमता ASML के सबसे उन्नत लिथोग्राफी टूल्स में केंद्रित है।
कुछ कारक बताते हैं कि ASML अक्सर सुर्खियों में क्यों रहता है:
यह पोस्ट उन अवधारणाओं पर केन्द्रित है जिन पर आप भरोसा कर सकते हैं: लिथोग्राफी क्या है, क्यों EUV एक बड़ा कदम था, और क्यों चिप आपूर्ति श्रृंखला इन टूल्स के प्रति संवेदनशील हो गई। हम बचाव-भारा या "जादू" वाले स्पष्टीकरण से बचेंगे और उन व्यावहारिक सीमाओं पर जोर देंगे जो लिथोग्राफी को फ्रंटियर पर असली बाधा बनाती हैं।
लिथोग्राफी को इस तरह सोचिए: प्रकाश का उपयोग करके बेहद छोटे पैटर्न को सिलिकॉन वेफ़र पर प्रिंट करना। ये पैटर्न यह तय करते हैं कि बाद में ट्रांजिस्टर, वायर और संपर्क कहाँ होंगे। अगर "प्रिंट" थोड़ी भी गलत हुई तो चिप का प्रदर्शन घट सकता है, पावर अधिक जल सकती है, या चिप पूरी तरह विफल भी हो सकती है।
लिथोग्राफी एक दोहराव चक्र है जिसका उपयोग चिप को परत दर परत बनाने के लिए किया जाता है:
रेज़िस्ट को कोट करना: वेफ़र को एक लाइट-सेंसिटिव सामग्री से कवर किया जाता है जिसे फोटोरेज़िस्ट कहते हैं।
एक्सपोज़र: रोशनी फोटोमास्क (पैटर्न वाली ग्लास प्लेट) के माध्यम से चमकती है। लिथोग्राफी टूल उस पैटर्न को रेज़िस्ट पर प्रोजेक्ट करता है, बिल्कुल एक प्रिसिशन प्रोजेक्टर की तरह।
डेवेलप: एक्सपोज़्ड रेज़िस्ट को रासायनिक रूप से डेवेलप किया जाता है ताकि कुछ हिस्से धुल जाएँ और एक पैटर्नेड रेज़िस्ट "स्टेंसिल" बन जाए।
इच या डिपॉज़िट: रेज़िस्ट स्टेंसिल का उपयोग करके फैब सामग्री को हटाता है या सही जगहों पर नई सामग्री जमा करता है।
दोहराना: एक लीडिंग-एज चिप को दर्जनों (अक्सर सैकड़ों) इन लूप्स की आवश्यकता हो सकती है कई परतों में।
छोटे ट्रांजिस्टर सिर्फ "छोटे ड्रॉइंग" नहीं हैं। उन्हें परतों के बीच अधिक सख्त अलाइनमेंट, साफ किनारे, और पूरे वेफ़र में कम विचलन की आवश्यकता होती है। लिथोग्राफी की सटीकता यह बहुत प्रभावित करती है कि अंतिम डिज़ाइन कितना छोटा और जटिल हो सकता है—और प्रति वेफ़र कितने अच्छे चिप (यील्ड) निकलते हैं।
लिथोग्राफी सेमीकंडक्टर निर्माण का केवल एक हिस्सा है—सामग्री, डिपॉज़िशन, इच, पैकेजिंग और टेस्टिंग भी मायने रखते हैं—लेकिन यह अक्सर सबसे कठिन बॉटलनेक होता है क्योंकि यह हर अन्य चरण के लिए बुनियादी पैटर्न सेट करता है।
चिप प्रगति को अक्सर "ट्रांजिस्टर को छोटा करना" कहा जाता है। छिपी हुई सीमा यह है कि आपको सिलिकॉन पर आकार भी छोटे ड्रॉ करना होते हैं। सरल नियम के अनुसार: जितनी छोटी रोशनी की तरंगदैर्घ्य, उतना ही बारीक विवरण आप प्रिंट कर सकते हैं।
अगर आप अपेक्षाकृत "लंबी" रोशनी से बहुत छोटे लाइनों को प्रिंट करने की कोशिश करते हैं, तो किनारे धुंधले हो जाते हैं—जैसे ग्राफ पपर पर मोटे मार्कर से लिखने की कोशिश। वर्षों तक उद्योग ने DUV लिथोग्राफी को बेहतर लेंस, लाइट सोर्स और सामग्री सुधारकर आगे बढ़ाया। ये सुधार मायने रखते थे, पर सीमाएँ अनंत नहीं थीं।
इंजीनियरों ने चालाक तकनीकें अपनाईं—बेहतर लेंस डिज़ाइन, कड़ा प्रोसेस नियंत्रण, और मास्क पैटर्न्स को प्री-डिस्टॉर्ट करने वाले कम्प्यूटेशनल तरीकों से सही प्रिंट कराना। इन तरीकों से मदद मिली, पर जैसे-जैसे फीचर्स सिकुड़ते गए, छोटे-छोटे त्रुटियाँ जो पहले सहनीय थीं, अब निर्णायक बन गईं। अंत में, आप फिजिक्स के पार नहीं जा सकते: डिफ्रैक्शन और प्रोसेस वेरिएशन का प्रभुत्व बढ़ जाता है।
जब एक एकल एक्सपोज़र आवश्यक फीचर्स को विश्वसनीय रूप से प्रिंट नहीं कर सकता, तो फैब ने मल्टी-पैटर्निंग अपनाया—एक परत को कई मास्क और एक्सपोज़र चक्रों में बाँटना।
मल्टी-पैटर्निंग ने नोड्स को आगे बढ़ाया, पर इसने लिथोग्राफी को एक बड़ा बॉटलनेक बना दिया। अधिक चरणों का मतलब हुआ प्रति वेफ़र ज्यादा लागत, लंबा चक्र समय, और सख्त यील्ड प्रबंधन। यह बढ़ता हुआ बोझ ही उस नए तरंगदैर्घ्य और दृष्टिकोण की मांग का बड़ा कारण बना—जिसने EUV के लिए मंच तैयार किया।
डीप अल्ट्रावायलेट (DUV) लिथोग्राफी 193‑नैनोमीटर रोशनी का उपयोग करती है जो फोटोमास्क के माध्यम से वेफ़र पर पैटर्न प्रिंट करती है, फोटोरेज़िस्ट को संवेदनशील परत के रूप में उपयोग करते हुए। वर्षों तक यह सेमीकंडक्टर निर्माण का कामकाजी घोड़ा रहा—और अभी भी है। यहां तक कि सबसे उन्नत फैब्स भी कई परतों के लिए DUV पर भरोसा करते हैं जहाँ फीचर्स बड़े या कम क्रिटिकल होते हैं, क्योंकि ये टूल तेज़, परिपक्व और सापेक्षिक रूप से किफायती हैं।
DUV का एक बड़ा उन्नयन था इम्मर्शन लिथोग्राफी। हवा के बजाय टूल लेंस और वेफ़र के बीच की छोटी जगह को अल्ट्रा-प्योर पानी से भर देता है। वह पानी रोशनी को हवा की तुलना में अधिक मोड़ता है, जिससे सिस्टम छोटे फीचर्स पर फोकस कर सकता है—एक बेहतर "मैग्निफाइंग मीडियम" की तरह।
इम्मर्शन ने DUV को उन उम्मीदों से बहुत आगे बढ़ाया, पर यह मौलिक हकीकत नहीं बदली: 193 nm फिर भी अपेक्षाकृत "बड़ी" तरंगदैर्घ्य है जब आप बेहद छोटे ट्रांजिस्टर फीचर्स ड्रॉ करने की कोशिश कर रहे हों।
छोटा करते रहने के लिए DUV पर चिपमेकरों ने भारी reliance किया मल्टी-पैटर्निंग पर—एक परत को दो, तीन या उससे भी अधिक एक्सपोज़र और इच स्टेप्स में बाँटना।
यह काम करता है, पर स्पष्ट लागतें होती हैं:
EUV (एक्सट्रीम अल्ट्रावायलेट) लिथोग्राफी बहुत छोटी 13.5‑नैनोमीटर रोशनी का उपयोग करती है, जो कम पास में बेहतर फीचर्स प्रिंट कर सकती है। इसका आकर्षण सरल था: महत्वपूर्ण परतों के लिए "कई जटिल DUV स्टेप्स" को "कैन-डायरेक्ट एक्सपोज़र" से बदलना।
EUV इसलिए अपनाया गया क्योंकि लीडिंग-एज पर DUV मल्टी-पैटर्निंग मार्ग बहुत धीमा, बहुत महँगा और बहुत जोखिम भरा होता जा रहा था।
EUV (एक्सट्रीम अल्ट्रावायलेट) लिथोग्राफी DUV सिस्टम्स की तुलना में बहुत छोटी तरंगदैर्घ्य रोशनी का उपयोग करती है। छोटी तरंगदैर्घ्य इसलिए मायने रखती है क्योंकि यह सीधे छोटे फीचर्स को प्रिंट कर सकती है—इसे सबसे मांगलिक चिप पैटर्न्स के लिए एक बारीक "कलम" समझिए।
एक EUV टूल सिर्फ एक ज़्यादा चमकीला बल्ब नहीं है। यह कई उप-प्रणालियों का समन्वित चेन है:
यह सब EUV टूल्स को बनाना, बनाए रखना और मात्रा में स्केल करना महँगा और कठिन बनाता है।
EUV से पहले, फैब्स अक्सर आवश्यक फीचर्स बनाने के लिए कई एक्सपोज़र और जटिल मल्टी-पैटर्निंग पर निर्भर थे। कुछ क्रिटिकल परतों के लिए EUV इन पैटर्निंग स्टेप्स की संख्या कम कर सकता है—समय बचता है, अलाइनमेंट त्रुटियों का जोखिम घटता है, और कुल यील्ड सुधर सकती है।
EUV अपने आप में एक फैब को सरल नहीं करता। अभी भी आपको उन्नत फोटोमास्क, सूक्ष्म फोटोरेज़िस्ट रसायनशास्त्र, सटीक प्रोसेस नियंत्रण और पूरक चरणों (इच, डिपॉज़िशन, निरीक्षण) की आवश्यकता होती है। EUV केवल कुछ महत्वपूर्ण परतों पर मदद करता है, पर चिप निर्माण हमेशा एंड-टू-एंड चुनौती बनी रहती है।
एक EUV "मशीन" एक अकेले उपकरण से ज्यादा एक घनिष्ठ रूप से समन्वित फैक्टरी सेल की तरह होती है। इसे EUV प्रकाश उत्पन्न करना, उसे near-perfect ऑप्टिक्स से आकार देना, सिलिकॉन वेफ़र को नैनोमीटर सटीकता के साथ स्थानांतरित करना, और लगातार स्वयं को मापना और सुधारना होता है—और यह सब रात-दिन चलता रहता है।
लाइट स्रोत: EUV रोशनी छोटी टिन बूंदों पर उच्च-शक्ति लेज़र्स चलाकर बनाए गए प्लाज़्मा से आती है। उस अस्थायी, जटिल भौतिकी को एक स्थिर, उपयोगी बीम में बदलना बड़ी इंजीनियरिंग चुनौती है।
दर्पण, लेंस नहीं: EUV अधिकांश सामग्रियों (ग्लास सहित) द्वारा अवशोषित होती है, इसलिए पारंपरिक लेंस काम नहीं करते। इसके बजाय बीम को वैक्यूम के अंदर अल्ट्रा-हलके, मल्टीलेयर दर्पणों की श्रृंखला से उछाला जाता है।
वेफ़र स्टेज और मोशन कंट्रोल: वेफ़र को पैटर्निंग ऑप्टिक्स के तहत उच्च गति पर स्कैन करना होता है जबकि कुछ नैनोमीटर के भीतर अलाइन रहता है। प्रिसाइज़ियन मेक्ट्रॉनिक्स, वाइब्रेशन नियंत्रण, और थर्मल प्रबंधन प्रकाश जितना ही महत्वपूर्ण हो जाते हैं।
मास्क हैंडलिंग और सफ़ाई: फोटोमास्क (रेटिकल) पैटर्न रखता है। इसे कणों के बिना हैंडल करना और सब कुछ कणमुक्त रखना जरूरी है, क्योंकि EUV सूक्ष्म दोषों के प्रति संवेदनशील है।
भले ही हार्डवेयर दुनिया-स्तरीय हो, टूल तभी कमाई करता है जब यह वेफ़र्स को भरोसेमंद तरीके से प्रिंट करे। EUV सिस्टम फोकस, अलाइनमेंट और ड्रिफ्ट को मापने वाले मीट्रोलॉजी सेंसर्स पर निर्भर करते हैं, साथ ही सॉफ़्टवेयर जो रीयल-टाइम में त्रुटियों को ठीक करता है और हजारों ऑपरेटिंग पैरामीटर को मैनेज करता है।
इसलिए अपटाइम और सुसंगतता कच्चे रिज़ॉल्यूशन जितना ही मायने रखती है। एक छोटी उपलब्धता की गिरावट भी अग्रणी फैब के लिए वेफ़र आउटपुट में बड़ा नुकसान दर्शा सकती है।
EUV टूल्स को इंस्टॉल और क्वालिफाइ करने में लंबा समय लगता है। इन्हें क्लीनरूम में इंटीग्रेट करना, सावधानीपूर्वक कैलिब्रेशन करना और लगातार मेंटेनेंस करना पड़ता है—अक्सर समर्पित फील्ड टीमें और उपभोग्य घटकों का नियमित प्रतिस्थापन चाहिए। टूल खरीदना केवल शुरुआत है; इसे चलाना एक लंबी अवधि की साझेदारी बन जाती है फैब और टूल विक्रेता के बीच।
ASML का EUV टूल कोई एक "जादुई बॉक्स" नहीं है। यह विशेषज्ञों की एक घनिष्ठ रूप से समन्वित पारिस्थितिकी तंत्र का परिणाम है—जिनमें से कई ऐसी निचली क्षमताओं में विश्व-स्तर के हैं जहाँ एक ही सक्षम सप्लायर हो सकता है।
ऊपर के स्तर पर, EUV इस पर निर्भर है:
प्रत्येक उप-प्रणाली अपने आप में कठिन है। इन्हें रोज़-रोज़ भरोसेमंद रूप से काम कराने का असली कमाल है।
चिपमेकर "EUV क्षमता" नहीं खरीदते; वे निरन्तर परिणाम खरीदते हैं: अनुमानित इमेज गुणवत्ता, स्थिर अपटाइम, ज्ञात रखरखाव चक्र और एक ऐसा प्रोसेस विंडो जिस पर इंजीनियर भरोसा कर सकें।
यह वर्षों का साझा ट्यूनिंग मांगता है: ASML, सप्लायर्स और ग्राहकों के बीच विशिष्टताओं को मेल करना, एज-केस फिक्स करना, सहिष्णुताएँ कसना और असली फैब कंडीशनों से डिजाइन व मैन्युफैक्चरिंग में फीडबैक लूप बनाना।
भले ही मांग अचानक बढ़े, EUV उत्पादन को किसी सामान्य औद्योगिक उपकरण की तरह दोगुना नहीं किया जा सकता। आपको प्रशिक्षित तकनीशियन, अल्ट्रा-क्लीन असेंबली, लंबे-लीड पार्ट्स, व्यापक परीक्षण और एक वैश्विक सर्विस संगठन चाहिए जो टूल्स को चलाए रखे। इन किसी भी बाधाओं का विस्तार करने में समय लगता है।
क्योंकि सप्लाई चेन विशेषीकृत और सह-विकसित है, प्रदाता बदलना ब्रांड बदलने जैसा सरल नहीं है। संचित नॉउ-हाउ, योग्य सप्लायर्स, और सर्विस इन्फ्रास्ट्रक्चर एक कंपाउंडिंग लाभ पैदा करते हैं—जिससे एक दूसरा EUV पारिस्थितिकी तंत्र जल्दी से उभरना कठिन हो जाता है।
EUV सिस्टम के मुख्य खरीदार वे कुछ कंपनियाँ हैं जो सबसे उन्नत चिप्स बनाती हैं: TSMC, Samsung, और Intel। वे लीडिंग-एज फैब चलाते हैं जहाँ ट्रांजिस्टर घनत्व, पावर और प्रदर्शन में छोटे सुधार सीधे बेहतर फ़ोन, GPUs, CPUs और AI एक्सेलेरेटर्स में बदलते हैं।
EUV टूल किसी फैब की मांग बढ़ने पर अचानक ऑर्डर करके हासिल की जाने वाली चीज़ नहीं होती। फैक्ट्रियों की योजना सालों पहले तय की जाती है क्योंकि यह निर्णय पूरे फ़ैक्टरी से जुड़ा होता है: बिल्डिंग लेआउट, क्लीनरूम यूटिलिटीज, वाइब्रेशन नियंत्रण, संदूषण नियम, और रोल के आसपास स्कैनर के लिए प्रोसेस फ्लो।
वास्तव में, वे एक साथ तीन गतिशील हिस्सों का समन्वय कर रहे होते हैं:
सही समन्वय न मिला तो आपके पास महँगा मशीन बिल्डिंग पर खड़ी हो सकती है—या नई फैब मशीन का इंतज़ार कर सकती है।
क्योंकि EUV क्षमता सीमित है, इसकी पहुंच यह प्रभावित करती है कि कौन सी कंपनियाँ नए प्रोसेस पीढ़ियों को सुचारू रूप से रैम्प कर सकती हैं, कितनी जल्दी वे ग्राहकों को लीडिंग-एज उत्पादन दे सकती हैं, और वे भविष्य के नोड्स के लिए कितनी आत्मविश्वास के साथ कमिट कर सकती हैं।
यदि किसी फ़ाउंड्री को पर्याप्त टूल्स सुरक्षित नहीं मिलते (या वे ज़रूरी अपटाइम पर नहीं चल पाते), तो उसे अतिरिक्त पैटर्निंग स्टेप्स अपनाने पड़ सकते हैं या धीमी रैम्प स्वीकारनी पड़ सकती है—दोनों ही लागत और जोखिम बढ़ाते हैं।
EUV स्कैनर्स लगातार ट्यूनिंग और रखरखाव माँगते हैं। फील्ड सर्विस इंजीनियर्स, स्पेयर पार्ट्स लॉजिस्टिक्स, सॉफ़्टवेयर अपडेट्स और तेज़ ट्रबलशूटिंग पैकेज का हिस्सा होते हैं। फैब्स के लिए दीर्घकालिक निर्भरता सिर्फ टूल पर नहीं, उन सपोर्ट नेटवर्क पर भी होती है जो उसे रोज़ाना बढ़िया वेफ़र बनाने में सहारा देता है।
लिथोग्राफी टूल्स—विशेषकर EUV—सिर्फ महँगी फ़ैक्टरी इकाइयाँ नहीं हैं। वे प्रभावी रूप से निर्धारित कर सकती हैं कि कौन-सा क्षेत्र सबसे उन्नत चिप्स बड़े पैमाने पर बना सकता है। इसलिए ये रणनीतिक चोकपॉइंट बन जाते हैं: अग्रणी लिथोग्राफी तक पहुँच सीमित कर दें, और आप उन सभी चीज़ों की प्रगति धीमी कर सकते हैं जो लीडिंग-एज चिप्स पर बनी हैं—डेटा सेन्टर, स्मार्टफ़ोन से लेकर औद्योगिक सिस्टम तक।
कई सेमीकंडक्टर आपूर्ति श्रृंखला के हिस्सों के विपरीत, टॉप-टियर लिथोग्राफी अत्यधिक केंद्रित है। कटिंग-एज टूल्स बनाने वाली कंपनियों की संख्या और उनके ज़रूरी विशेष घटकों (ऑप्टिक्स, लाइट सोर्स, प्रिसिजन स्टेज, मटेरियल्स) की संख्या कम है। जब क्षमता दुर्लभ और नकल करना कठिन हो, तो सरकारें इसे साधारण व्यापार की तरह नहीं बल्कि रणनीतिक अवसंरचना की तरह देखती हैं।
निर्यात नियंत्रण ऐसे ही एक तरीका है जिससे राज्य जोखिम प्रबंधित करने की कोशिश करते हैं। सामान्य रूप में, ये नियम कुछ तकनीकों को विशेष गंतव्यों या अंतिम उपयोगों के लिए सीमित कर सकते हैं। विवरण—किसे नियंत्रित किया गया है, कौन से प्रदर्शन थ्रेसहोल्ड मायने रखते हैं, और किस लाइसेंस की जरूरत है—सरकारों द्वारा तय होते हैं और समय के साथ बदल सकते हैं।
चिपमेकरों और सप्लायर्स के लिए बदलते नियम निवेश निर्णयों को तेजी से रूप से बदल सकते हैं:
व्यावहारिक नतीजा यह है कि भू-राजनीति यह प्रभावित कर सकती है कि चिप्स कहां बनाए जाते हैं और नए नोड्स कितनी तेज़ी से वॉल्यूम उत्पादन तक पहुँचते हैं।
क्योंकि नियम बदल सकते हैं, सबसे सुरक्षित तरीका यह है कि आधिकारिक सरकारी प्रकाशन, नियामक मार्गदर्शन और कंपनी फाइलिंग्स का पालन करें न कि अफवाहों का। यदि आप इस विषय को समय के साथ ट्रैक कर रहे हैं, तो जारी घोषणाओं को दोबारा देखें और ध्यान दें कि परिभाषाएँ और थ्रेसहोल्ड कैसे बदल रहे हैं।
EUV टूल्स महँगे हैं क्योंकि वे केवल "उन्नत टेक" नहीं बल्कि अल्ट्रा-प्रिसाइज़ पार्ट्स (ऑप्टिक्स, स्टेज, वैक्यूम सिस्टम) से बने होते हैं जिनका असेंबली और परीक्षण अत्यंत कड़ा होता है, और इन पार्ट्स में से कई मानक औद्योगिक घटकों की तरह स्रोत नहीं किए जा सकते।
पहला कारण है कि निर्माण मात्रा कम है। ये मशीनें हजारों में नहीं बनतीं; हर एक अधिक टेलर-मेड औद्योगिक प्रोजेक्ट के करीब होती है।
दूसरा, परीक्षण और कैलिब्रेशन बोझ बड़ा है: हर उप-प्रणाली को नैनोमीटर सटीकता पर मिलकर काम करना होता है, और प्रदर्शन सत्यापित करने में समय, विशेष उपकरण और उच्च प्रशिक्षित टीमें लगती हैं।
यह संयोजन—प्रिसिशन + कम वॉल्यूम + लंबे परीक्षण चक्र—यूनिट लागत को बढ़ा देता है भले ही टूल शिप होने से पहले ही।
चिपमेकर के लिए असली सवाल यह है: यह टूल कितने अच्छे वेफ़र्स बनाने में मदद करेगा, और कितनी विश्वसनीयता के साथ? कुल मालिकाना लागत में शामिल हैं:
"सस्ता" पर दिखने वाला टूल पर उपलब्धता कम हो तो प्रति चिप लागत अधिक निकलेगी।
लीडिंग-एज क्षमता इस बात से सीमित है कि प्रति दिन कितने लिथोग्राफी स्टेप्स किए जा सकते हैं। अगर EUV टूल की डिलीवरी में देरी हो या अपटाइम घटे, तो फैब्स नियोजित वेफ़र आउटपुट तक नहीं पहुँच पाएंगे। इससे स्थिर लागत कम वेफ़र्स पर पड़ी हुई रहती है, और उच्च मांग वाले ग्राहक सीमित स्लॉट्स के लिए प्रतिस्पर्धा करते हैं। नतीजा बाद में ऊँची चिप कीमतों के रूप में दिख सकता है—या सिर्फ उपलब्ध उपकरणों की कमी के रूप में।
पर्याप्त टूल्स होने के बावजूद प्रगति इस पर निर्भर करती है कि मटेरियल्स (फोटोरेज़िस्ट और मास्क), डिज़ाइन सॉफ़्टवेयर और IP, और मैन्युफैक्चरिंग कौशल (प्रोसेस नियंत्रण, यील्ड लर्निंग) कितने परिपक्व हैं। EUV एक गेट है, पर पूरी सड़क नहीं।
High-NA EUV EUV लिथोग्राफी का अगला बड़ा अपग्रेड है। "NA" (न्यूमेरिकल एपर्चर) यह मापता है कि ऑप्टिक्स अधिक रोशनी कितना इकट्ठा और फोकस कर सकती है। उच्च NA और भी बारीक विवरण वेफ़र पर प्रोजेक्ट कर सकता है—ठीक वैसा ही जैसे एकSharper, higher-quality lens इस्तेमाल करना।
लक्ष्य सीधा है: छोटे फीचर्स अधिक साफ़ तरीके से प्रिंट करें, कम जटिल मल्टी-पैटर्निंग के साथ।
बेहतर ऑप्टिक्स होने के बावजूद, कई कठिन समस्याएँ बनी रहेंगी:
High-NA EUV को सबसे छोटे और सबसे महँगे लेयर्स पर सबसे पहले अपनाया जाएगा जहाँ इसका लाभ सबसे अधिक है। कई अन्य लेयर्स के लिए आज का EUV और यहां तक कि DUV लिथोग्राफी आर्थिक रूप से आकर्षक बनी रहेगी।
इसका अर्थ है कि फैब कई वर्षों तक मिश्रित टूल-फ़्लीट चलाएँगे: Tightest patterns के लिए High-NA, व्यापक उत्पादन के लिए स्टैंडर्ड EUV, और कम क्रिटिकल लेयर्स के लिए DUV। यह किसी एक नए मशीन पर स्विच नहीं है; यह प्रोसेस फ्लोज़ का क्रमिक परिवर्तन है।
नई लिथोग्राफी पीढ़ियाँ रेजिस्ट, मास्क, मीट्रोलॉजी और प्रोसेस रेसिपीज़ के साथ सह-विकास की मांग करती हैं। पहले टूल्स आने के बाद भी, स्थिर उच्च-वॉल्यूम मैन्युफैक्चरिंग तक पहुंचने में आम तौर पर कई वर्षों का पुनरावृत्ति काल लगता है—विशेषकर बड़े पैमाने पर।
यदि आप ऐसे उत्पाद बनाते हैं जो उन्नत चिप्स पर निर्भर करते हैं—AI वर्कलोड्स, एज डिवाइसेज़, उपभोक्ता हार्डवेयर, या यहाँ तक कि डेटा-सेन्टर क्षमता योजनाएँ—तो लिथोग्राफी प्रतिबंध अंततः योजना बनाते समय महत्वपूर्ण बन जाते हैं: कीमत में उतार-चढ़ाव, लीड टाइम, और नोड उपलब्धता यह प्रभावित करते हैं कि आप क्या भेजते हैं और कब भेजते हैं।
वास्तव में, कई टीमें हल्के इंटरनल टूल बनाकर जवाब देती हैं: सप्लायर संकेतों को ट्रैक करने वाले डैशबोर्ड, BOM संवेदनशीलता का अनुमान लगाने वाले मॉडल, या खरीद, परिनियोजन और पूर्वानुमानों का समन्वय करने वाले सरल ऐप्स।
Koder.ai जैसे प्लेटफ़ॉर्म यहाँ मदद कर सकते हैं क्योंकि वे आपको चैट-ड्रिवेन वर्कफ़्लो से वेब ऐप्स, बैकएंड और मोबाइल ऐप्स बनाने देते हैं—उपयोगी जब आपको जल्दी एक फ़ंक्शनल इंटरनल टूल चाहिए बिना पारंपरिक विकास पाइपलाइन शुरू किए। उदाहरण के लिए, एक छोटी ऑपरेशंस टीम एक React-आधारित डैशबोर्ड को Go + PostgreSQL बैकएंड के साथ प्रोटोटाइप कर सकती है, "प्लानिंग मोड" में इटरेट कर सकती है, और स्नैपशॉट्स तथा रोलबैक के साथ बदलाव सुरक्षित रख सकती है।
EUV लिथोग्राफी किसी एक मशीन की नकल जैसा नहीं है। यह ऑप्टिक्स, वैक्यूम सिस्टम, लाइट सोर्सेस, मीट्रोलॉजी, सॉफ़्टवेयर और मटेरियल्स में दशकों की पुनरावृत्ति का परिणाम है—और इन सब टुकड़ों का उत्पादन-गति पर साथ मिलकर काम करना आवश्यक है।
समय पहली बाधा है: EUV ने लंबी, महँगी लर्निंग लूप मांगी जहाँ हर पीढ़ी ने अगली पीढ़ी को सिखाया। दूसरी बाधा पारिस्थितिकी तंत्र है: महत्वपूर्ण उप-प्रणालियाँ विषेशज्ञ सप्लायर्स से आती हैं जिनके पास लंबी योग्यता इतिहास होते हैं। पेटेंट और गोपनीय नॉउ-हाउ भी मायने रखते हैं, पर बड़ी चुनौती है निर्माण अनुभव: एक सिस्टम को असली वेफ़र्स पर लगातार और विश्वसनीय रूप से प्रिंट करवाना, और फिर दुनिया भर में उसे सपोर्ट करना।
नहीं। EUV उन परतों के लिए उपयोग होता है जहाँ सबसे छोटे फीचर्स मायने रखते हैं, पर DUV अभी भी कई परतों पर प्रिंट करती है—even उन्नत चिप्स में।
फैब्स EUV और DUV दोनों का मिश्रण चलाते हैं क्योंकि अलग-अलग परतों की अलग-अलग आवश्यकताएँ (रिज़ॉल्यूशन, थ्रूपुट, लागत, परिपक्वता) होती हैं। DUV अभी भी उन उत्पादों के लिए अनिवार्य है जहाँ EUV आर्थिक रूप से उपयुक्त नहीं है।
भी नहीं। ASML लीडिंग-एज चिप्स के लिए एक बड़ा गेटकीपर है क्योंकि EUV टूल दुर्लभ, जटिल और निर्माण में धीमे होते हैं। पर चिप आउटपुट कई अन्य चीजों पर भी निर्भर करता है: फोटोरेज़िस्ट रसायनशास्त्र, फोटोमास्क, वेफ़र सप्लाई, निरीक्षण टूल्स, पैकेजिंग क्षमता, और उन कुशल इंजीनियर्स पर जो प्रोसेस चलाते और बनाए रखते हैं।
EUV लिथोग्राफी कठिन है क्योंकि फिजिक्स नम्र नहीं होती और निर्माण सहिष्णुताएँ चरम हैं। प्रगति पूरे चिप सप्लाई चेन द्वारा सीमित होती है, न कि सिर्फ किसी एक कंपनी द्वारा—फिर भी EUV टूल की उपलब्धता यह प्रभावित करती है कि कौन सबसे उन्नत चिप्स बना सकता है।
आगे देखें: High-NA EUV का रोलआउट, रेज़िस्ट और मास्क तकनीक में सुधार, और यह कि निर्यात नियंत्रण व क्षमता विस्तार अगले लहर के नेतृत्व-उत्पादन को किस तरह प्रभावित करते हैं।
लिथोग्राफी चिप बनाने का वह "पैटर्न प्रिंटिंग" चरण है जहाँ रोशनी फोटोमास्क से होकर फोटोरेज़िस्ट-लेपित वेफ़र पर पैटर्न प्रोजेक्ट करती है। फिर वेफ़र को डेवेलप करके, उस पैटर्न के अनुसार उत्खनन (etch) या परत जमा (deposit) की जाती है ताकि पैटर्न वास्तविक संरचनाओं में बदल सके।
क्योंकि हर परत को बहुत सटीक तरीके से अलाइन होना पड़ता है, फोकस, ओवरले (सत्यापन/अलाइनमेंट) या यूनिफॉर्मिटी में छोटे से छोटा त्रुटि भी यील्ड या प्रदर्शन को कम कर सकता है।
सबसे उन्नत प्रोसेस नोड्स के लिए, EUV लिथोग्राफी एक ऐसी क्षमता है जिसे बड़े पैमाने पर दूसरे तरीकों से बदलना कठिन है। ASML के सिस्टम में यह क्षमता केंद्रित है, इसलिए उनके स्कैनरों तक पहुंच यह तय करती है कि कौन प्रभावी ढंग से लीडिंग-एज चिप्स बना सकता है।
"गेटकीपर" का अर्थ यह नहीं कि ASML पूरा सेमीकंडक्टर उद्योग नियंत्रित करता है — बल्कि यह कि सबसे आगे की प्रगति एक विशिष्ट उपकरण श्रेणी और उसकी उपलब्धता पर निर्भर है।
DUV (डीप अल्ट्रावायलेट) सामान्यतः 193 nm रोशनी का उपयोग करता है और यह अभी भी कई परतों के लिए व्यापक रूप से इस्तेमाल होता है क्योंकि यह परिपक्व, तेज और सस्ता है।
EUV (एक्सट्रीम अल्ट्रावायलेट) 13.5 nm रोशनी का उपयोग करता है, जो सीधे पतले फीचर्स प्रिंट कर सकता है। व्यावहारिक लाभ यह है कि यह क्रिटिकल परतों पर जटिल मल्टी-पैटर्निंग की आवश्यकता कम कर देता है।
मल्टी-पैटर्निंग तब लागू की जाती है जब एक एकल एक्सपोज़र अपेक्षित फीचर्स को विश्वसनीय रूप से प्रिंट नहीं कर सकता—तो एक परत को कई मास्क/एक्सपोज़र/इच चक्रों में बाँट दिया जाता है।
यह काम करता है, लेकिन यह जोड़ता है:
EUV टूल कठिन इसलिए हैं क्योंकि EUV रोशनी हवा और अधिकांश सामग्रियों द्वारा अवशोषित होती है—इसलिए सिस्टम को वैक्यूम में चलाना पड़ता है और लेंस की बजाय परावर्तक (mirrors) उपयोग करने पड़ते हैं। विश्वसनीय EUV स्रोत बनाना भी एक बड़ा इंजीनियरिंग चुनौती है।
इसके ऊपर, सूक्ष्म संदूषण दर्पणों और थ्रूपुट को घटा सकता है, इसलिए सफाई और दोष नियंत्रण असाधारण रूप से सख्त होते हैं।
ऊपर के स्तर पर, एक EUV स्कैनर में शामिल हैं:
कुल मूल्य इस बात से आता है कि ये सब एक साथ विश्वसनीय रूप से प्रोडक्शन-उपलब्धता पर काम करें—सिर्फ किसी एक ब्रेकथ्रू कम्पोनेंट से नहीं।
मुख्य खरीदार वे हैं जो सबसे उन्नत चिप्स बनाते हैं: उदाहरण के तौर पर TSMC, Samsung, और Intel। वे लीडिंग-एज फैब चलाते हैं जहाँ ट्रांजिस्टर डेंसिटी, प्रदर्शन और पावर-इफिशिएन्स सीधे उत्पाद मूल्य और प्रतिस्पर्धा को प्रभावित करते हैं।
नियोजित रूप से, फैब सालों पहले से EUV क्षमता की योजना बनाते हैं क्योंकि टूल की डिलीवरी, फैब की रेडीनेस (यूटिलिटीज़, वाइब्रेशन कंट्रोल, क्लीनरूम इंटीग्रेशन) और प्रोसेस परिपक्वता (मास्क/रेज़िस्ट/मीट्रोलॉजी) को आपस में मेल करना पड़ता है।
EUV तक पहुंच बहुत केंद्रित है, और ये टूल यह तय कर सकते हैं कि कोई क्षेत्र सबसे उन्नत चिप्स बड़े पैमाने पर बना पाएगा या नहीं। इसलिए ये एक रणनीतिक चोकपॉइंट बन जाते हैं: नीतिगत और सुरक्षा कारणों से सरकारें इन पर नियंत्रण लगा सकती हैं।
निर्यात नियंत्रण कुछ तकनीकों को विशिष्ट गंतव्यों या उपयोगों के लिए सीमित कर देते हैं—जिसके व्यावहारिक नतीजे यह हो सकते हैं कि कंपनियाँ अपनी निवेश योजनाएँ, स्थान और आपूर्ति श्रृंखला बदल दें।
कीमत का कारण सिर्फ तकनीक नहीं है—EUV मशीनें अत्यंत सटीक पार्ट्स (ऑप्टिक्स, स्टेज, वैक्यूम सिस्टम) से बनती हैं जिनका उत्पादन कम मात्रा में होता है और टेस्ट/कैलिब्रेशन बहुत समय लेते हैं।
लेकिन फैब के लिए असली सवाल यह है कि यह टूल कितनी अच्छी तरह और कितना भरोसेमंद वेफ़र उत्पादन में योगदान देता है। कुल मालिकाना लागत में आते हैं:
छोटी-सी उपलब्धता गिरावट भी वेफ़र उत्पादन को काफी घटा दे सकती है।
High-NA EUV का अर्थ है उच्च नंबरिकल एपर्चर, जो ऑप्टिक्स को अधिक रोशनी इकट्ठा और फोकस करने देता है—जिससे और भी बारीक पैटर्न प्रिंट किए जा सकते हैं और संभवतः मल्टी-पैटर्निंग की जरूरत कम हो सकती है।
पर यह जादू की छड़ी नहीं है: रेज़िस्ट, मास्क, निरीक्षण और थ्रूपुट को भी साथ में परिपक्व होना होगा। अपेक्षा रखें कि अपनाना धीरे-धीरे होगा और फैब कई सालों तक मिश्रित टूल-फ्लीट (High-NA EUV + स्टैंडर्ड EUV + DUV) चलाएँगे।