2025년 5월 04일·7분
Lam Research와 칩 제조에서의 복리 효과
증착과 식각 장비가 최첨단 칩을 어떻게 결정하는지, 공정 노하우가 세대를 거쳐 어떻게 누적되는지, 그리고 이것이 수율·노드·스케일링에 어떤 의미가 있는지 설명합니다.
증착과 식각 장비가 최첨단 칩을 어떻게 결정하는지, 공정 노하우가 세대를 거쳐 어떻게 누적되는지, 그리고 이것이 수율·노드·스케일링에 어떤 의미가 있는지 설명합니다.
칩 제조를 가장 반복 가능한 동작들로 단순화하면 두 가지 동작이 자주 반복됩니다: 증착과 식각.
증착은 ‘더하기’ 단계입니다. 장비는 초박막 필름—도체, 절연체, 또는 특수 배리어층—을 웨이퍼 위에 깔아 놓습니다. 때로는 원자 몇 개 단위로 쌓습니다. 식각은 ‘빼기’ 단계입니다. 도구는 아래층을 손상시키지 않으면서 작은 피처를 만들기 위해 선택적으로 재료를 제거합니다.
칩이 스케일되면서 이 두 단계는 나노미터 치수에서 가장 중요한 값을 제어하는 주된 조절 버튼이 되었습니다: 두께, 형상, 계면. 그래서 Lam Research 같은 장비사가 최첨단 제조의 핵심 근처에 있는 것입니다.
“최첨단”은 일반적으로 밀도, 전력, 성능 목표가 가장 공격적이고 허용 오차가 가장 작은 가장 진보된 대량 생산 공정 노드를 말합니다. 단순한 마케팅 숫자가 아니라 새로운 소자 구조와 재료가 가장 먼저 적용되는 영역입니다.
장비 성능(균일성, 선택성, 손상 제어, 처리량)은 중요합니다. 하지만 공정 노하우는 그만큼 중요합니다: 레시피, 통합 트릭, 계측 피드백, 결함 학습은 훌륭한 장비를 안정적이고 수율 높은 공정으로 바꿉니다.
이 이점은 기술 세대를 거치며 누적됩니다. 각 새 노드는 무에서 시작하지 않고—필름이 어떻게 성장하는지, 플라즈마가 어떻게 거동하는지, 작은 변동이 어떻게 큰 수율 변동을 초래하는지에 대한 이전 학습을 기반으로 빌드합니다.
증착과 식각 사이클이 왜 계속 늘어나는지 보기 위해 다음을 살펴보겠습니다:
현대 칩은 실리콘 블록에서 ‘가공’되는 것이 아닙니다. 마치 미시적 레이어 케이크처럼 반복적으로 초박막 필름을 쌓고 패터닝하며 불필요한 부분을 선택적으로 제거해 조립합니다. 이 과정을 수백 번 반복하면 트랜지스터, 배선, 절연 배리어가 3D로 쌓이고 얽힙니다.
고수준에서 칩 제조는 익숙한 리듬을 반복합니다:
각 루프는 최종 소자의 한 ‘슬라이스’를 만듭니다—게이트 구조, 콘택트 홀, 인터커넥트 라인 등—이 과정이 반복되어 칩의 로직과 메모리가 적층되어 드러납니다.
피처가 단일 자리 나노미터로 측정되면 두께와 형상 제어는 더 이상 ‘있으면 좋은 것’이 아닙니다. 필름이 약간 두꺼우면 좁은 개구부를 막을 수 있고, 식각이 약간 공격적이면 라인이 넓어지거나 아래층을 손상시킬 수 있습니다. 측벽 각도, 코너 라운딩, 표면 거칠기 같은 작은 프로파일 변화도 전류 흐름에 큰 영향을 미칠 수 있습니다.
제조는 특정 증착/식각 작업인 공정 단계로 조직됩니다. 각 단계는 결과가 일관되게 허용되는 범위인 공정 윈도우 내에서 실행되어야 합니다. 칩이 더 촘촘해질수록 그 윈도우는 좁아집니다. 또한 이후 레이어가 이전 레이어에 의존하기 때문에 작은 편차가 누적되어 정렬 불일치, 숏, 오픈 그리고 궁극적으로 수율 저하로 이어질 수 있습니다.
증착은 칩 제조의 ‘재료를 더하는’ 절반입니다: 이후 단계가 아래를 패턴, 보호, 혹은 전기적으로 격리할 수 있도록 웨이퍼 위에 초박막 필름을 쌓습니다. 이 필름들은 장식이 아니라 특정 역할을 위해 선택되며 수십억 개의 작은 피처에 대해 신뢰성 있게 동작해야 합니다.
**화학기상증착(CVD)**은 반응성 기체를 사용해 웨이퍼 표면에 고체 필름을 형성합니다. 넓은 면적을 효율적으로 커버하고 균일성이 좋아 유전체와 일부 도전층에 널리 쓰입니다.
물리기상증착(PVD)(주로 스퍼터링)은 타겟 재료에서 원자를 떼어 웨이퍼에 증착합니다. 금속과 하드마스크 재료에 자주 쓰이며 조밀한 막을 얻을 수 있지만 매우 깊고 좁은 구조의 측벽을 코팅하는 데에는 한계가 있습니다.
**원자층증착(ALD)**은 표면 반응이 자기제한적으로 일어나도록 분자 단위로 재료를 쌓습니다. 느리지만 제어와 커버리지가 속도보다 중요한, 특히 가장 타이트한 3D 피처에서 뛰어납니다.
핀, 트렌치, 수직 홀로 이동하면서 증착은 더 이상 단순한 ‘표면 위에 칠하기’ 문제가 아닙니다. 균일피복성은 피처의 상부, 측벽, 바닥에 필름이 얼마나 균일하게 덮이는지를 설명합니다.
측벽에서 얇거나 개구부에서 핀치-오프가 발생하면 전기적 누설, 불완전한 채움, 이후 식각 단계의 실패가 생깁니다. 깊고 좁은 피처에서는 높은 균일피복성이 필수적입니다.
두께가 맞더라도 필름은 다음과 같은 실무적 요구를 충족해야 합니다:
최첨단에서는 증착이 단순한 ‘필름 쌓기’가 아니라, 이후 모든 식각과 패턴 단계가 예측 가능하게 동작하도록 조율된 정밀한 재료 공학입니다.
식각은 칩 제조의 ‘제거’ 절반입니다: 필름이 증착되고 레지스트로 패터닝을 한 뒤, 식각은 노출된 재료를 제거해 패턴을 아래층으로 전달합니다. 핵심은 거의 모든 경우 하나의 특정 물질을 빠르게 제거하면서 다른 물질에는 멈추는 것을 원한다는 점입니다. 이것이 바로 **선택성(selectivity)**이며, 최첨단 팹이 식각 공정 노하우에 큰 투자를 하는 이유이자 Lam Research 같은 공급사가 수년간 이를 다듬는 이유입니다.
현대 스택에는 실리콘, 실리콘 산화물, 실리콘 질화물, 금속, 하드마스크 등이 포함될 수 있습니다. 식각 중에는 한 층을 깨끗이 제거하면서 ‘에치 스톱’ 층은 그대로 두어야 할 때가 많습니다. 선택성이 나쁘면 중요한 층이 얇아지거나 트랜지스터 치수가 변하거나 누설 경로가 생겨 수율이 떨어집니다.
대부분의 고급 식각은 플라즈마를 사용합니다: 저압에서 가스를 에너지화해 반응성 종을 만드는 방식입니다.
동시에 두 가지 일이 일어납니다:
이 둘의 균형을 잡는 것이 예술입니다: 화학이 너무 강하면 피처를 언더컷하고, 이온 에너지가 너무 강하면 보호하려는 층을 손상시킬 수 있습니다.
공정 팀은 보통 다음 목표를 추구합니다:
레시피가 ‘맞다’고 해도 실제 웨이퍼는 저항합니다:
최신 노드에서는 이러한 디테일을 관리하는 것이 랩 데모와 대량 생산을 가르는 차이입니다.
사람들이 칩 스케일링을 떠올릴 때 종종 ‘한 대의 기계가 점점 더 작은 선을 찍어낸다’고 상상합니다. 실제로는 패턴 전사가 레지스트, 하드마스크, 식각 선택성, 필름 응력, 세정 등 체인 전체에 의해 제약받습니다—한 가지 마법의 도구로 해결되지 않습니다.
포토레지스트는 패턴 캡처에 훌륭하지만 보통 깊고 정밀한 식각을 견디기엔 얇고 약합니다. 그래서 팹은 하드마스크 스택—대개 선택성을 위해 서로 다른 재료를 쌓아—을 사용합니다.
단순화된 흐름은 다음과 같습니다:
각 증착된 필름은 단순한 구성 이상의 의미를 갖습니다: 다음 식각에서 어떻게 거동하는지—이전 층에 비해 얼마나 빨리 식각되는지, 얼마나 거칠기를 만드는지, 형상을 얼마나 잘 유지하는지—가 선택됩니다.
임계 치수가 단일 리소그래피 패스로 신뢰성 있게 정의할 수 없을 때, 팹은 멀티패터닝을 사용합니다—하나의 밀집 패턴을 여러 번의 노광 및 전사로 분할합니다. 이것은 단지 리소그래피 단계를 늘리는 것이 아니라 스페이서, 맨드렐, 트림, 컷 마스크 등 지원용 증착/식각 루프도 늘립니다.
요점: 최첨단 칩의 ‘패턴’은 종종 여러 증착 및 정밀 식각 사이클의 결과입니다.
각 단계가 다음 단계의 시작 조건을 바꾸기 때문에, 전체 시퀀스—재료, 플라즈마 조건, 챔버 청결도, 클린—를 하나의 시스템으로 조율할 때 최상의 결과가 나옵니다. 한 식각에서의 작은 개선이 다음 증착에서 지워지거나 증폭될 수 있기 때문에 공정 통합 노하우가 시간이 지남에 따라 차별화 요소가 됩니다.
평면형 트랜지스터는 대부분 ‘평평’했기 때문에 많은 단계가 표면을 칠하고 다듬는 느낌이었습니다. 스케일링은 업계를 3D로 밀어 넣었습니다: 먼저 FinFET(게이트가 핀을 감싸는 수직 핀), 지금은 게이트가 채널을 완전히 둘러싼 GAA(게이트 올 어라운드) 개념—쌓인 나노시트 같은 구조—가 등장합니다.
피처에 측벽, 코너, 깊은 공동이 생기면 증착은 더 이상 단순한 ‘상단 코팅’이 아닙니다. 필름은 거의 동일한 두께로 트렌치 바닥과 표면을 덮어야 합니다.
이 때문에 ALD나 정교하게 튜닝된 CVD 단계가 최첨단에서 더 중요합니다: 측벽 몇 원자층이 얇으면 저항 증가, 신뢰성 저하, 혹은 재료 확산이 발생할 수 있습니다.
식각은 올바른 프로파일을 만들어야 합니다: 직벽, 깨끗한 바닥, 최소한의 거칠기, 그리고 밑층을 갉아먹지 않는 선택적 제거. 밀집한 3D 패턴에서 작은 과식각도 핵심 영역을 손상시킬 수 있고, 언더에치는 잔류물을 남겨 이후 증착을 막습니다.
많은 현대 구조는 고종횡비입니다—깊이에 비해 폭이 매우 좁습니다. 수십억 개의 이런 피처에서 균일한 결과를 얻는 것은 어렵습니다. 반응물, 이온, 부산물이 좁은 공간에서 고르게 이동하지 못하기 때문에 마이크로로딩이나 측벽 손상 같은 문제가 더 자주 발생합니다.
GAA와 고급 인터커넥트는 더 복잡한 재료 스택과 초박형 계면을 도입합니다. 이는 표면 준비(사전 세정, 부드러운 플라즈마 처리, 다음 증착 전 계면 제어)에 대한 요구를 높입니다. 표면이 몇 원자층에 불과할 때 공정 노하우는 동작하는 소자와 나중에 조용히 실패하는 소자를 가르는 차이가 됩니다.
“수율”은 웨이퍼에서 의도대로 동작하는 칩의 비율입니다. 웨이퍼에 수천 개의 칩이 있다면 결함률의 작은 변화가 수백 개의 판매 가능한 부품 차이로 이어질 수 있습니다. 그래서 제조사는 작은 수치들에 집착합니다—규모가 커지면 작은 개선이 실제 산출로 바뀌기 때문입니다.
많은 수율 손실은 현미경상으로 드라마틱하지 않습니다; 전기적 실패로 드러납니다. 몇 가지 일반적 예:
증착과 식각 단계는 이들 모두에 영향을 줍니다. 두께, 조성, 균일성이 약간 벗어난 필름은 ‘겉보기상 괜찮아 보일 수’ 있지만 트랜지스터 동작을 이동시켜 속도나 전력 목표를 놓치게 합니다.
명백한 결함이 없더라도 웨이퍼 내 변동 또는 웨이퍼 간 변동은 칩의 동작을 일관성 없게 만듭니다. 한 구석은 더 뜨겁게 동작하고 다른 구석은 느려지면 제품 분류(binning)가 바뀌거나 부품이 실패합니다. 증착 속도, 플라즈마 조건, 식각 선택성의 엄격한 제어는 이런 변동을 줄입니다.
현대 팹은 직관으로 공정을 튜닝하지 않습니다. 그들은 계측(두께, 임계 치수, 프로파일 형상, 균일성 측정)과 검사(입자, 패턴 결함, 에지 문제 탐지)에 의존합니다. 결과는 공정 조정으로 피드백됩니다:
실무에서는 이것이 소프트웨어 문제이기도 합니다: 툴, 계측, 검사에서 나오는 데이터를 결합해 엔지니어가 신속히 조치할 수 있게 만드는 것. 팀은 종종 내부 대시보드, 알림, “무엇이 바뀌었나?” 도구를 만들어 신호에서 수정까지의 루프를 단축합니다. Koder.ai 같은 플랫폼은 챗 기반으로 경량 웹 앱을 빠르게 구축하게 해주어 수율 KPI, 예외 노트, 런 이력 통합을 전통적 소프트웨어 개발을 기다리지 않고도 가능하게 합니다.
가장 가치 있는 노하우는 점진적입니다: 각 노드는 어떤 결함을 유발하는지, 어떤 설정이 시간에 따라 드리프트하는지, 어떤 조합이 안정적인지를 가르칩니다. 그 교훈은 다음 노드로 전달됩니다—그래서 다음 노드는 백지에서 시작하지 않고 더 나은 플레이북을 갖고 시작합니다.
증착 또는 식각 장비는 단일 “설정”으로 동작하지 않습니다. 이는 레시피—공정이 시간에 따라 어떻게 진행되는지 정의하는 구조화된 단계의 시퀀스—로 동작합니다. 레시피는 안정화, 사전 세정, 메인 스텝, 후처리 등 여러 단계로 나뉘며 각 단계는 가스 유량, 압력, 온도, RF 전력, 타이밍, 엔드포인트 로직을 포함합니다. 또한 퍼지 시간, 웨이퍼 핸들링 동작, 첫 웨이퍼 전 챔버 준비 같은 ‘조용한’ 세부사항도 포함합니다.
칩이 새로운 노드로 이동하면 팹은 종종 새로운 재료와 새로운 3D 형상을 동시에 도입합니다. 평탄한 표면에서 잘 동작하던 필름이 깊고 좁은 피처에서는 다르게 동작할 수 있습니다. 이전 세대에서 충분히 선택적이던 식각이 새로 도입된 라이너나 배리어를 손상시키기 시작할 수 있습니다.
그래서 레시피는 진화합니다: 소자 목표(속도, 전력, 신뢰성)가 바뀌고, 기하학적 제약은 더 빡빡해지며 통합 제약은 늘어납니다. 공정 개발은 튜닝, 측정, 재튜닝의 장기 사이클이 되며 때로는 수천 웨이퍼를 돌려야만 드러나는 문제를 해결하기도 합니다.
대량 생산에서는 한 챔버가 한 번 잘 동작하는 것만으로는 충분하지 않습니다. 반복성은 같은 레시피가 웨이퍼마다 같은 결과를 내는 것을 의미합니다. 툴 간 매칭은 레시피를 다른 장비나 다른 팹으로 옮겼을 때 두께, 프로파일, 균일성이 엄격한 한계 내에서 유지되는 것을 뜻합니다—그렇지 않으면 생산 계획과 수율이 흔들립니다.
오염 제어도 이 현실의 일부입니다. 챔버 내부 표면에 필름이 쌓이며 시간이 지나면 플라즈마 조건과 입자 위험에 영향을 미칩니다. 팹은 프로세스가 장기간 안정적으로 유지되도록 챔버 컨디셔닝, 시즈닝 런, 클린, 예방 정비 스케줄**에 의존합니다. 레시피를 몇 분이 아니라 몇 달 동안 유지하는 운영 노하우가 경험에서 누적되는 지점입니다.
최첨단 칩은 단순히 장비를 사서 설치하고 ‘실행’을 누르면 만들어지지 않습니다. 증착과 식각 단계는 칩의 레이아웃, 재료 스택, 신뢰성 목표와 긴밀히 결합되어 있으므로 장비를 제작하는 사람들과 팹을 운영하는 사람들은 함께 반복하게 됩니다.
칩 설계자는 필요한 구조(예: 더 작은 콘택트, 더 높은 비아, 새로운 금속 스택)를 정의합니다. 팹 내부의 공정 통합팀은 그 설계를 단계별 흐름으로 번역합니다: 이 층을 증착하고, 패턴하고, 식각하고, 세정하고, 반복합니다. 그런 다음 Lam Research 같은 장비사는 실제 하드웨어에서 제조 가능한 레시피로 요구사항을 구현하는 데 도움을 줍니다.
이 전달은 곧 루프가 됩니다: 초기 런은 문제(프로파일 드리프트, 잔류물, 라인-엣지 거칠기, 예상치 못한 손상)를 드러내고 피드백은 공정 플로우와 장비 설정 양쪽으로 돌아갑니다—때로는 챔버 재료, 플라즈마 소스, 가스 공급 같은 하드웨어 옵션까지 바뀝니다.
최첨단에서는 증착이나 식각을 단독으로 최적화할 수 없습니다. 각 스텝이 다음 스텝의 시작 조건을 바꾸기 때문입니다. 필름 밀도의 작은 변화가 식각 속도를 바꿀 수 있고, 더 공격적인 식각은 이후 증착의 균일성을 떨어뜨릴 수 있습니다. 공동 최적화는 다음을 정렬합니다:
팹은 항상 처리량 vs 정밀도의 균형을 맞춥니다: 처리속도를 높이면 변동성이 커질 수 있고, 초정밀 제어는 시간당 웨이퍼 수를 줄일 수 있습니다. 마찬가지로 선택성 vs 손상은 반복되는 긴장관계입니다: 한 물질을 강하게 선호하는 식각은 더 거칠거나 결함을 유발할 위험이 있는 더 거친 조건을 요구할 수 있습니다.
제공되는 가치의 핵심은 지속적인 통합 지원입니다—현장 문제 해결, 챔버 간 성능 매칭, 예외 축소, 수율이 변할 때 빠르게 복구하는 지원. 대량 생산에서는 이런 파트너십이 장비의 사양서만큼 중요합니다.
칩 제조에서의 “복리”는 단순히 더 나은 장비를 사는 것이 아닙니다. 반복적으로 동일한 공정—증착과 식각—을 여러 기술 세대에 걸쳐 운용할 때 작은 실용적 이점이 축적되는 방식입니다.
여기서 복리는 다음의 플라이휠입니다:
이 모든 것이 성공을 보장하지는 않지만, ‘랩 데모에서 작동’에서 ‘매일 대량 생산에서 작동’으로 가는 시간을 단축합니다.
팹이 새 노드를 양산으로 올리면 예측 가능한 문제들—변동, 결함, 에지 케이스, 장비 간 매칭—에 직면합니다. 해결된 각 문제는 재사용 가능한 지식을 만듭니다: 민감한 층을 손상시키지 않으면서 플라즈마 조건을 튜닝하는 방법, 입자 급증을 예방하는 챔버 클린 방법, 드리프트를 수율 손실로 이어지기 전에 감지하는 방법 등.
시간이 지날수록 이러한 학습 루프는 이후 램프를 더 원활하게 만듭니다. 팀은 이미 많은 막다른길을 지도화했기 때문에 목적지에 더 가깝게 시작합니다.
다른 접근이 문서상 유사해 보여도 전환은 비용과 위험이 큽니다:
이 때문에 제조 노하우는 지속되고 축적되는 경향이 있습니다: 한 번 프로세스 플로우가 안정되면 재학습이 아닌 정제 방향으로 개선하려는 유인이 더 큽니다.
증착 또는 식각 장비는 사양서상 훌륭해 보일 수 있지만—이를 24/7, 수천 웨이퍼에 대해 동일한 결과로 돌려야 할 때 상황은 달라집니다. 대량 생산에서 신뢰성과 가동시간은 ‘있으면 좋은 것’이 아니라 생산 가능한 웨이퍼 수를 직접 결정하는 핵심 요소입니다.
증착과 식각은 공정 안정성에 따라 성패가 갈립니다. 가스 유량, 챔버 압력, 플라즈마 전력, 온도의 작은 드리프트가 필름 두께, 측벽 각도, 손상 수준을 바꿔 레시피를 수율 저하로 몰아넣을 수 있습니다.
그래서 최첨단 장비(예: Lam Research 시스템 포함)는 반복 가능한 하드웨어에 크게 투자합니다: 안정적인 RF 전달, 정밀한 질량유량 제어, 열 관리, 이상을 조기에 포착하는 센서 등.
공정이 완벽해도 장비가 자주 다운되면 생산성이 떨어집니다. 실제 팹 산출량은 다음에 의해 형성됩니다:
서비스가 쉬운 장비와 강력한 예비부품 예측을 지원하는 공급사는 더 많은 챔버를 가동 상태로 유지하고 더 많은 로트를 이동시킬 수 있습니다.
가동시간이 높으면 웨이퍼당 비용이 낮아집니다: 유휴 작업자 감소, 비싼 클린룸 공간의 이용률 향상, 재작업 시간 감소. 일관된 가용성은 납기 예측 가능성을 높여 후속 공정이 촘촘히 대기되어 있을 때 중요합니다.
하나 더: 랩 데모에서 대량 생산으로 확장하면 장비에 다른 스트레스가 가해집니다. 장시간 연속 운전, 높은 웨이퍼 스타트, 더 엄격한 결함 예산은 약점을 빠르게 드러냅니다—그래서 신뢰성 공학은 공정 능력의 핵심 부분이 됩니다.
칩이 더 작은 노드와 더 많은 3D 구조로 밀려날수록 진행은 수백 번의 증착과 식각 사이클을 극도로 정밀하게 반복하는 데 점점 더 달려 있습니다. “다음 병목”은 보통 단일 돌파구가 아니라 모든 사이클을 일관되게 유지하면서 수율을 유지하고 변동성을 제어하며 새 공정을 충분히 빠르게 램프업하는 누적된 어려움입니다.
다음 추세들이 증착/식각에 가장 큰 스트레스를 줄 가능성이 높습니다:
장비 공급사나 팹 접근법(Lam Research 및 동종업체 포함)을 비교할 때 결과에 집중하세요:
더 깊이 보려면 /blog의 관련 설명을 읽어보세요. 도구를 평가하거나 수율, 예외, 램프 메트릭을 분석할 내부 툴을 구축 중이라면 /pricing에서 비용, 속도, 역량에 대한 우리의 관점을 확인하세요(챗 기반 빌드 플랫폼인 Koder.ai가 느린 레거시 소프트웨어 파이프라인을 대체할 수 있는 경우를 포함).
증착은 “더하기” 단계입니다: 장비가 초박막 막(금속, 유전체, 배리어, 라이너, 하드마스크 등)을 웨이퍼 위에 증착합니다. 식각은 “빼기” 단계입니다: 도구가 특정 물질을 선택적으로 제거해 패턴을 전달하고 구조를 형성합니다.
스케일링은 나노미터 치수에서 두께, 형상, 계면을 제어하는 데 달려 있으므로 증착/식각의 품질이 성능과 수율에 직접적인 영향을 미칩니다.
“최첨단(leading-edge)”은 보통 대량생산이 이루어지는 가장 진보된 공정 노드를 의미합니다. 이곳에서는 소자 구조와 재료가 가장 먼저 도입되고 공정 허용범위가 매우 좁습니다.
단순한 마케팅 용어가 아니라, 작은 변동에도 민감하게 반응하는 공정 윈도우가 축소된 영역을 뜻합니다.
현대 칩은 반복 루프로 만들어지기 때문에 다음이 계속해서 반복됩니다:
특히 치수가 작아지고 적층이 복잡해질수록 하나의 ‘층’이라도 의도한 치수와 프로파일을 달성하기 위해 여러 번의 증착–식각–클린 사이클이 필요해집니다.
**Conformality(균일피복성)**은 3차원 구조의 상부, 측벽, 바닥에 막이 얼마나 고르게 덮이는지를 말합니다.
균일하지 않으면:
ALD 같은 기술은 균일피복성이 중요한 상황에서 자주 사용됩니다.
**선택성(selectivity)**은 한 물질을 다른 물질보다 얼마나 더 빠르게 제거하는지를 나타냅니다(보통은 ‘에치 스톱’ 층을 손상시키지 않고 목표층만 제거하는 능력).
선택성이 낮으면:
포토레지스트는 패턴을 잘 포착하지만 현대의 깊고 정밀한 식각을 견디기엔 너무 얇거나 약한 경우가 많습니다. 그래서 팹은 포토레지스트와 목표층 사이에 더 단단한 ‘번역자’ 역할을 하는 하드마스크 스택을 쌓습니다.
일반적 흐름은:
하드마스크 선택은 를 기준으로 합니다.
멀티패터닝은 단일 리소그래피 패스만으로는 최종 피치를 신뢰성 있게 정의할 수 없을 때, 하나의 밀집 패턴을 여러 번의 노광 및 전사로 나누는 기법입니다.
이 방식은 스페이서나 맨드렐 형성 같은 추가적인 보조 공정을 요구하므로 하나의 최종 피처를 만들기 위해 더 많은 증착 + 식각 작업(및 클린, 계측)이 필요합니다.
고종횡비(높은 aspect ratio) 피처는 깊이에 비해 폭이 매우 좁아 전송 현상이 악화됩니다:
이로 인해 프로파일 문제(노칭/푸팅), 잔류물, 거칠기, 변동성이 증가하므로 공정 튜닝 요구가 매우 까다로워집니다.
수율은 웨이퍼에서 동작하는 다이의 비율입니다. 증착과 식각은 다음과 같은 전기적 고장의 원인이 되는 결함과 변동성을 유발해 수율에 직접적인 영향을 줍니다:
특히 최첨단에서는 아주 작은 두께나 프로파일 변화도 소자 사양을 벗어나게 할 수 있습니다.
장비의 사양도 중요하지만, 실제 생산에서는 공정 노하우(레시피, 통합 시퀀싱, 결함 학습, 툴 간 매칭)가 차별화 요소인 경우가 많습니다.
이 노하우는 이전 세대에서 얻은 다음과 같은 학습을 바탕으로 누적됩니다:
이 때문에 Lam Research 같은 장비 공급업체가 최첨단 제조에서 전략적으로 중요한 위치를 차지할 수 있습니다.