TSMC এবং Samsung Foundry-র ব্যবহারিক তুলনা: প্রক্রিয়া নেতৃত্ব, ইয়িল্ড, রোডম্যাপ, প্যাকেজিং, এবং কেন গ্রাহক বিশ্বাস আগামী প্রজন্মের চিপ কারা তৈরি করবে তা আকার দেয়।

“ফাউন্ড্রি” হচ্ছে সেই কোম্পানি যা অন্য কোম্পানির ডিজাইন অনুযায়ী চিপ উৎপাদন করে। Apple, NVIDIA, AMD, Qualcomm এবং অনেক স্টার্টআপ সাধারণত চিপ ডিজাইন করে (ব্লুপ্রিন্ট), এবং তাতে ভর করে একটি ফাউন্ড্রি সেই ডিজাইনকে লক্ষগুলোর সমন্বয়ে মিলিয়ন-সংখ্যক কার্যকর ডাই-এ রূপান্তর করে।
ফাউন্ড্রির কাজ কেবল প্যাটার্ন প্রিন্ট করা নয়—এটি একটি পুনরাবৃত্ত, উচ্চ-ভলিউম ফ্যাক্টরি সিস্টেম চালানো যেখানে ক্ষুদ্র প্রক্রিয়া পার্থক্যই নির্ধারণ করে যে একটি পণ্য সময়মত শিপ হবে কি না, পারফরম্যান্স টার্গেট মেট করবে কি না, এবং মুনাফা বজায় থাকবে কি না।
প্রক্রিয়া নেতৃত্ব কেবল মার্কেটিং দাবি নয়; এটি নির্ভরযোগ্যভাবে ভালো PPA (পারফরম্যান্স, পাওয়ার, এরিয়া) উচ্চ ইয়িল্ডে দিতে পারার ক্ষমতা—এটা ক্রেতাদের জন্য বাস্তব ফলাফলে প্রকাশ পায়:
আগ্রগামী নোডগুলোতে সাধারণত সবচেয়ে বড় দক্ষতা লাভ হয়—তাই এগুলো AI অ্যাক্সিলারেটর ও ডেটা সেন্টার (পুঃপ্রতি ওয়াট পারফরম্যান্স), স্মার্টফোন (ব্যাটারি লাইফ ও থার্মালস) এবং পিসি (কম পাতলা ডিজাইনে স্থায়ী পারফরম্যান্স) জন্য বিশেষভাবে গুরুত্বপূর্ণ।
কিন্তু “সেরা” নোড পণ্যের ওপর নির্ভর করে: মোবাইল SoC এবং একটি বিশাল AI GPU প্রক্রিয়াটিকে আলাদা ভাবে চাপ দেয়।
এই তুলনায় একক স্থায়ী বিজয়ী দেয়া যায় না। পার্থক্য পরিবর্তিত হয় নোড প্রজন্ম, নোডটির জীবনচক্রের অবস্থান (প্রাথমিক র্যাম্প বনাম পরিণত), এবং ক্রেতার ব্যবহৃত নির্দিষ্ট ডিজাইন নিয়ম ও লাইব্রেরির ওপর।
একটি কোম্পানি এক ধরনের পণ্যে নেতৃত্ব দিতে পারে যেখানে অন্যটি অন্যখানে বেশি আকর্ষণীয়।
“3nm” মতো পাবলিক লেবেলগুলো মানককরণ করা হয়নি। এগুলো পণ্যের নাম; একটি সার্বজনীন স্কেল নয়। দুইটি “3nm” অফার ট্রানজিস্টর ডিজাইন পছন্দ, ডেনসিটি লক্ষ্য, পাওয়ার বৈশিষ্ট্য, এবং পরিপক্কতার দিক থেকে ভিন্ন হতে পারে—তাই অর্থপূর্ণ তুলনা করতে হলে রিয়েল মেট্রিক্স (PPA, ইয়িল্ড, র্যাম্প টাইমিং) ব্যবহার করা উচিত, কেবল নোড লেবেল নয়।
ফাউন্ড্রি “নেতৃত্ব” একটি একক সংখ্যায় পড়ে না। ক্রেতারা সাধারণত একটি নোডকে বিচার করে যে এটি কি ব্যবহারযোগ্য সমতা প্রদান করে PPA-তে, কি ইয়িল্ড স্কেলে দেয়, এবং টাইম-টু-ভলিউম কি পর্যাপ্ত দ্রুত পৌঁছায় পণ্যের লঞ্চ মিট করতে।
PPA মানে পারফরম্যান্স (চিপটি কত দ্রুত চালানো যায়), পাওয়ার (নির্দিষ্ট গতি তে কত শক্তি লাগে), এবং এরিয়া (কত সিলিকন লাগে)। এই লক্ষ্যগুলো একে অপরের সঙ্গে প্রতিদ্বন্দ্বিতা করে।
একটি স্মার্টফোন SoC হয়তো পাওয়ার ও এরিয়া-কে অগ্রাধিকার দেবে ব্যাটারি লাইফ বাড়াতে এবং ডাই-এ বেশি ফিচার ফিট করাতে। একটি ডেটা-সেন্টার CPU বা AI অ্যাক্সিলারেটর হয়তো ফ্রিকোয়েন্সি ও স্থায়ী পারফরম্যান্স পাওয়ার জন্য বেশি এরিয়া (এবং খরচ) বহন করবে, যদিও শক্তির বিষয়টিও গুরুত্বপূর্ণ কারণ বিদ্যুৎ ও কুলিং অপারেটিং খরচে আধিপত্য বিস্তার করে।
ইয়িল্ড হলো একটি ওয়্যাফার থেকে কাজ করে এমন এবং স্পেসিফিকেশন মেনে চলা ডাইগুলোর অনুপাত। এটি চালায়:
ইয়িল্ড নির্ধারিত হয় ডিফেক্ট ডেনসিটি (কতটা র্যান্ডম ফল্ট দেখা যায়) এবং ভ্যারিয়বলিটি (ওয়্যাফার ও লট জুড়ে ট্রানজিস্টর আচরণ কতটা স্থির) দ্বারা। একটি নোডের জীবনের প্রারম্ভে ভ্যারিয়েবিলিটি সাধারণত বেশি থাকে, যা ব্যবহারযোগ্য ফ্রিকোয়েন্সি বিন কম করে বা কনসার্ভেটিভ ভোল্টেজ চাপিয়ে দেয়।
বিজ্ঞপ্তিগুলো অপেক্ষাকৃত কম গুরুত্বপূর্ণ; গুরুত্বপূর্ণ হল সেই তারিখ যখন একটি নোড ধারাবাহিকভাবে উচ্চ-ইয়িল্ড, ইন-স্পেক ওয়্যাফার উৎপাদন করে বহু গ্রাহকের জন্য। পরিণত নোডগুলো সাধারণত বেশি পূর্বানুমেয়; প্রাথমিক নোডের স্থিতিশীলতা প্রক্রিয়া, মাস্ক এবং নিয়মগুলো কড়া হওয়ার সাথে পাল্টাতে পারে।
সামান্য সিলিকন ফিজিক্স মিললেও ফলাফল নির্ভর করে ডিজাইন এনেবলমেন্ট-এর উপর: PDK গুণমান, স্ট্যান্ডার্ড-সেল ও মেমরি লাইব্রেরি, ভ্যালিডেটেড IP, এবং ভালো-পরীক্ষিত EDA ফ্লো।
জোরালো এনেবলমেন্ট পুনরায় টেপআউট কমায়, টাইমিং/পাওয়ার ক্লোজার উন্নত করে, এবং দলগুলোকে দ্রুত ভলিউমে পৌঁছাতে সাহায্য করে—প্রায়ই ফাউন্ড্রিগুলোর মধ্যে বাস্তবে প্রাপ্য ফাঁকগুলো কমিয়ে দেয়।
সফটওয়্যারের একটি উপমা আছে: যখন “প্ল্যাটফর্ম” ঘর্ষণ কমায়, দলগুলো দ্রুত শিপ করে। Koder.ai মত টুলগুলি অ্যাপ ডেভেলপমেন্টকে চ্যাটের মাধ্যমে সহজ করে (পরিকল্পনা মোড, স্ন্যাপশট/রোলব্যাক, ডিপ্লয়মেন্ট, সোর্স-কোড এক্সপোর্ট)। সিলিকনে, ফাউন্ড্রি এনেবলমেন্ট একই ভূমিকা পালন করে: কম চমক, বেশি পুনরাবৃত্তিযোগ্যতা।
“3nm”, “2nm” এবং অনুরূপ লেবেলগুলো একটি প্রজন্মের প্রক্রিয়া উন্নতির শর্টহ্যান্ড। প্রতিটি ফাউন্ড্রি তার নিজস্ব নামকরণ করে, এবং “nm” সংখ্যা আর চিপের একক ফিচার সাইজের সঙ্গে সরাসরি মিলে না।
এই কারণে একটি কোম্পানির “N3” এবং অন্যটার “3nm” স্পষ্টভাবে গতি, পাওয়ার এবং ইয়িল্ডে ভিন্ন হতে পারে।
বছর ধরে লিডিং-এজ লজিক FinFET ট্রানজিস্টরের উপর নির্ভর করে—ভাবুন একটি উল্লম্ব সিলিকন ফিন যার চারপাশে গেট তিন পাশে ঘিরে রাখে। FinFET প্লেনার ট্রানজিস্টরের চেয়ে কন্ট্রোল উন্নত করে এবং লিকেজ কমায়।
পরবর্তী ধাপ হচ্ছে GAA (Gate-All-Around), যেখানে গেট চ্যানেলকে আরও সম্পূর্ণভাবে ঘিরে রাখে (সাধারণত ন্যানোশিট হিসেবে বাস্তবায়িত)। তাত্ত্বিকভাবে, GAA কম ভোল্টেজে লিকেজ কন্ট্রোল ও স্কেলিং উন্নত করতে পারে।
প্র্যাকটিক্যালি, এটা নতুন ম্যানুফ্যাকচরিং জটিলতা, টিউনিং চ্যালেঞ্জ এবং ভ্যারিয়েবিলিটি ঝুঁকি নিয়ে আসে—তাই “নতুন আর্কিটেকচার” স্বয়ংক্রিয়ভাবে প্রত্যেক চিপের জন্য ভালো ফল দেয় না।
যদি লজিক ট্রানজিস্টর ভালোভাবে স্কেল করেও, বাস্তব পণ্য প্রায়ই এইগুলো দ্বারা সীমাবদ্ধ হয়:
কখনও কখনও পারফরম্যান্স লাভ ট্রানজিস্টরের চেয়ে মেটালাইজেশন ও রাউটিং উন্নতির কারণেই আসে।
কিছু ক্রেতা ডেনসিটি-কে অগ্রাধিকার দেয় (মধ্যে প্রতি mm² অধিক কম্পিউট, খরচ ও থ্রুপুট বাড়াতে), অন্যরা পাওয়ার এফিশিয়েন্সি-কে (ব্যাটারি লাইফ, থার্মালস, ও স্থায়ী পারফরম্যান্স) মূল্যায়ন করে।
একটি নোড কাগজে “সামনে” দেখালেও বাস্তবে যদি তার PPA ভারসাম্য পণ্যের লক্ষ্য মেট না করে তবে তা খারাপ ফিট হতে পারে।
গ্রাহকরা TSMC কেন বেছে নেয় তা সাধারণত একটি একক বেঞ্চমার্ক নম্বর দিয়ে শুরু করে না। তারা ভবিষ্যদ্বাণীময়তা সম্পর্কে কথা বলে: নোড উপলব্ধতার তারিখ যে অত বেশি ভাঁজ খায় না, প্রক্রিয়া অপশনগুলি কম আচমকা আসে, এবং র্যাম্প এমনভাবে হয় যেন "বেস্ট ওয়ে-তে বোরিং"—অর্থাৎ আপনি একটি পণ্য চক্র পরিকল্পনা করতে পারেন এবং সত্যিই তা মিট করতে পারেন।
TSMC-র আবেদনটির একটি বড় অংশ হল চারপাশের ইকোসিস্টেম। অনেক IP ভেন্ডর, EDA টুল ফ্লো, এবং রেফারেন্স মেথডোলজি প্রথমে (বা সবচেয়ে বিস্তারিতভাবে) TSMC PDK-এর জন্য টিউন করা হয়।
এই বিস্তৃত সাপোর্ট ইন্টিগ্রেশন ঝুঁকি কমায়, বিশেষত তাদের জন্য যারা দীর্ঘ ডিবাগ চক্র সহ্য করতে পারে না।
TSMC প্রায়ই বাস্তবে দ্রুত ইয়িল্ড লার্নিংয়ের জন্য শ্রেয়তা পায়। গ্রাহকদের জন্য এর অর্থ হল কম কোয়াটারে যেখানে প্রতিটি ইউনিটই দামী এবং সরবরাহ-সীমাবদ্ধ থাকে।
ওয়্যাফারের বাইরে, ক্রেতারা ব্যবহারিক “অতিরিক্ত” সার্ভিসগুলোকেও উল্লেখ করেন: ডিজাইন সেবা ও গভীর প্যাকেজিং মেনু। উন্নত প্যাকেজিং অপশন (যেমন CoWoS/SoIC-শৈলীর পদ্ধতি) গুরুত্বপূর্ণ কারণ অনেক পণ্য এখন সিস্টেম-স্তরের ইন্টিগ্রেশনে জিতে, শুধু ট্রানজিস্টর ডেনসিটি নয়।
ডিফল্ট বিকল্প হওয়ার অবলম্বনে পার্শ্বপ্রতিক্রিয়া হল ক্ষমতার জন্য প্রতিযোগিতা। অগ্রগামী স্লটগুলো সংকীর্ণ হতে পারে, এবং বরাদ্দ বড়, দীর্ঘমেয়াদি গ্রাহকদের পক্ষে সুবিধাজনক হতে পারে—বিশেষত বড় র্যাম্প সময়ে।
ছোট ফ্যাবলেস ফার্মগুলোকে প্রায়ই আগে পরিকল্পনা করতে হয়, ভিন্ন টেপআউট উইন্ডো মেনে নিতে হয়, বা কম গুরুত্বপূর্ণ অংশের জন্য দ্বিতীয় ফাউন্ড্রি ব্যবহার করতে হয়।
এই সীমাবদ্ধতা থাকা সত্ত্বেও অনেক ফ্যাবলেস দল একটি প্রধান ফাউন্ড্রির চারপাশে স্ট্যান্ডার্ডাইজ করে কারণ এটা সবকিছু সহজ করে: পুনরব্যবহারযোগ্য IP ব্লক, পুনরাবৃত্ত সাইণঅফ, একটি সঙ্গত DFM প্লেবুক, এবং এমন একটি সাপ্লায়ার সম্পর্ক যা প্রতিটি প্রজন্মে উন্নতি করে।
ফলাফল হল সংগঠনগত ঘর্ষণ কমে—এবং বেশি আত্মবিশ্বাস যে "কাগজে পর্যাপ্ত" বাস্তবে উৎপাদন-ওয়াইসেও পর্যাপ্ত হবে।
Samsung Foundry-র গল্প ঘনিষ্ঠভাবে Samsung Electronics-র সঙ্গে জড়িত: একটি কোম্পানি যা ফ্ল্যাগশিপ মোবাইল চিপ ডিজাইন করে, বড় পরিমাণে মেমরি তৈরি করে, এবং ম্যানুফ্যাকচরিং স্ট্যাকের একটি বিশাল অংশ নিয়ন্ত্রণ করে।
এই ভার্টিক্যাল ইন্টিগ্রেশন ব্যবহারিক সুবিধায় রূপান্তরিত হতে পারে—ডিজাইন চাহিদা ও ফ্যাব এক্সিকিউশনের মধ্যে ঘন সমন্বয়, এবং কৌশলগত ব্যবসার ক্ষেত্রে লম্বা সময়ে বড় ক্যাপিটাল বেট নেওয়ার ক্ষমতা যখন ব্যবসায়িক কেস ট্রানজ্যাকশনাল নয়।
কম কয়েক কোম্পানি উচ্চ-ভলিউম মেমরি উৎপাদন ও কাটিং-এজ লজিকের পারস্পরিক ছেদে বসে। বিশাল DRAM ও NAND অপারেশন চালানো প্রক্রিয়া কন্ট্রোল, ফ্যাক্টরি অটোমেশন, এবং খরচ শৃঙ্খলে গভীর পেশাদারিত্ব গড়ে তোলে।
মেমরি ও লজিক আলাদা হলেও, 'স্কেল-এ উৎপাদন' সংস্কৃতিটি মূল্যবান হতে পারে যখন অগ্রগামী নোডগুলোকে ল্যাব পারফরম্যান্স থেকে পুনরাবৃত্ত, উচ্চ-থ্রুপুট উৎপাদনে আনতে হয়।
Samsung এছাড়াও হেডলাইন নোড ছাড়াও বিস্তৃত পোর্টফোলিও দেয়: পরিণত নোড, RF, এবং স্পেশালিটি প্রক্রিয়া—যা বাস্তব পণ্যগুলোর জন্য “3nm বনাম 3nm” বিতর্কের চেয়েও সমানভাবে গুরুত্বপূর্ণ হতে পারে।
Samsung Foundry মূল্যায়নকারী ক্রেতারা প্রায়ই চূড়ান্ত PPA দাবির তুলনায় অপারেশনাল পূর্বানুমেয়তায় বেশি মনোযোগ দেয়:
এই উদ্বেগগুলো মানে Samsung ডেলিভার করতে পারে না এমন নয়—অর্থাৎ গ্রাহকরা প্রায়শই বেশি বাফার ও প্রবল বৈধতা প্রচেষ্টা নিয়ে পরিকল্পনা করে।
Samsung প্রলোভনীয় হতে পারে একটি কৌশলগত সেকেন্ড-সোর্স হিসেবে, নির্ভরশীলতা ঝুঁকি কমাতে—বিশেষত উচ্চ-ভলিউম পণ্যের জন্য যেখানে সরবরাহ ধারাবাহিকতা সামান্য দক্ষতার প্রান্তের চেয়ে সমানভাবে গুরুত্বপূর্ণ।
এটি তখনও ভাল মিল হতে পারে যখন আপনার দল ইতিমধ্যেই Samsung-র IP ইকোসিস্টেম ও ডিজাইন ফ্লো (PDK, লাইব্রেরি, প্যাকেজিং অপশন) সঙ্গে সমন্বয় করে, অথবা যখন একটি পণ্য Samsung-র বিস্তৃত ডিভাইস পোর্টফোলিও ও দীর্ঘমেয়াদি ক্ষমতা প্রতিশ্রুতির থেকে উপকৃত হয়।
EUV লিথোগ্রাফি হচ্ছে সেই ওয়ার্কহর্স যা আধুনিক “3nm-শ্রেণির” চিপগুলোকে সম্ভব করে তোলে। এই মাত্রায়, পুরোনো ডিপ-UV কৌশলগুলো প্রায়ই ভারী মাল্টি-প্যাটার্নিং দাবি করে—একটি লেয়ারকে একাধিক এক্সপোজ়ার ও ইচে ভাগ করা।
EUV কিছু জটিলতা প্রতিস্থাপন করতে পারে কম এক্সপোজ়ার ও স্তরে—যা সাধারণত কম মাস্ক, কম অ্যালাইনমেন্ট ভুল এবং ক্লিনার ফিচার ডেফিনিশন দেয়।
TSMC ও Samsung উভয়েরই EUV স্ক্যানার আছে, কিন্তু নেতৃত্ব নির্ভর করে কি পরিমাণ ধারাবাহিকভাবে আপনি সেই টুলগুলোকে উচ্চ ইয়িল্ড ওয়্যাফারে পরিণত করতে পারেন।
EUV খুব সূক্ষ্ম ভ্যারিয়েশন (ডোজ, ফোকাস, রেজিস্ট কেমিস্ট্রি, দূষণ) সংবেদনশীল, এবং এতে সৃষ্ট ত্রুটিগুলো প্রোবাবিলিস্টিক হতে পারে। বিজয়ীরা সাধারণত সেই টিমগুলো যারা:
EUV টুলগুলো দামী ও বিরল, এবং একটি টুলের থ্রুপুট পুরো নোডের জন্য বটলনেক হয়ে দাঁড়াতে পারে।
যখন আপটাইম কমে বা রিওয়ার্ক রেট বাড়ে, ওয়্যাফার ফ্যাব কিউ-তে বেশি সময় কাটায়। দীর্ঘ সাইকেল টাইম ইয়িল্ড লার্নিংকে ধীর করে কারণ একটি পরিবর্তন কাজ করেছে কিনা তা দেখতে বেশি ক্যালেন্ডার সময় লাগে।
কম মাস্ক ও ধাপ সাধারণত ভেরিয়েবল খরচ কমায়, কিন্তু EUV নিজেই খরচ যোগ করে: স্ক্যানার টাইম, রক্ষণাবেক্ষণ, এবং শক্তিশালী প্রক্রেস কন্ট্রোল।
কার্যকর EUV এক্সিকিউশন হলে তা দ্বিগুণ সুবিধা দেয়: উন্নত ইয়িল্ড (ওয়্যাফার থেকে বেশি ভালো ডাই) এবং দ্রুত লার্নিং, যা মিলিয়ে প্রতিটি শিপেবল চিপের বাস্তব খরচ কমায়।
প্রক্রিয়া নেতৃত্ব স্লাইড ডেকে প্রমাণিত হয় না—এটি তখনই দেখা যায় যখন বাস্তব পণ্য সময়মত, টার্গেট পারফরম্যান্সে, এবং গুরুত্বপূর্ণ পরিমাণে শিপ হয়।
এই কারণে “র্যাম্প” ভাষা গুরুত্বপূর্ণ: এটি একটি প্রতিশ্রুত প্রসেসকে নির্ভরযোগ্য ফ্যাক্টরি ফ্লোতে রূপান্তরের ভগ্নরহিত বিবরণ।
অধিকাংশ অগ্রগামী নোড তিনটি বিস্তৃত পর্যায় দিয়ে অতিক্রম করে:
“HVM” বিভিন্ন বাজারে ভিন্ন অর্থ বহন করে:
গ্রাহকরা লক্ষ্য রাখে টেপ-আউট → প্রথম সিলিকন → ভ্যালিডেটেড স্টেপিং → পণ্য শিপমেন্ট এর সময়।
খাটো নয় সবসময় ভাল (দ্রুত করা ব্যর্থতাও ডেকে আনতে পারে), কিন্তু দীর্ঘ বিরতি প্রায়ই ইয়িল্ড, নির্ভরযোগ্যতা, বা ডিজাইন-ইকোসিস্টেম ঘর্ষণের ইঙ্গিত দেয়।
আপনি অভ্যন্তরীণ ইয়িল্ড চার্ট দেখতে পারবেন না, কিন্তু নিম্নলিখিতগুলো লক্ষ্য করতে পারেন:
অবশ্যই, বাস্তবে সেই ফাউন্ড্রি যা প্রাথমিক জয়গুলোকে ধারাবাহিক শিপিং-এ রূপান্তর করে, সে বিশ্বাস অর্জন করে—এবং সেই বিশ্বাস কখনও কখনও একটি ছোট PPA প্রান্তের চেয়েও মূল্যবান।
একটি “ভালো নোড” আর স্বয়ংক্রিয়ভাবে একটি ভাল পণ্য নিশ্চিত করে না। যখন চিপগুলো বিভিন্ন ডাই-এ বিভক্ত হয় (চিপলেট) এবং মেমরি কম্পিউটের পাশে স্ট্যাক করা হয়, উন্নত প্যাকেজিং কার্যকারিতা ও সরবরাহ কাহিনীর অংশ হয়ে যায়, এটাকে উপেক্ষা করা যায় না।
আধুনিক প্রসেসর প্রায়ই বিভিন্ন সিলিকন টাইল (CPU, GPU, I/O, ক্যাশ) সংযুক্ত করে, প্রক্রিয়া ভিন্ন হতে পারে, তারপর ঘন ইন্টারকানেক্ট দিয়ে সংযুক্ত হয়।
প্যাকেজিং পছন্দগুলি সরাসরি প্রভাব ফেলে লেটেন্সি, পাওয়ার, এবং অর্জনযোগ্য ক্লক স্পিডে—কারণ সংযোগের দূরত্ব ও গুণমান অনলাইন ট্রানজিস্টর গতি-র মতোই গুরুত্বপূর্ণ।
AI অ্যাক্সিলারেটর ও হাই-এন্ড GPU-তে প্যাকেজিং বিল অফ ম্যাটেরিয়াল প্রায়শই অন্তর্ভুক্ত করে:
এগুলো “নাইস-টু-হ্যাভ” নয়। একটি দুর্দান্ত কম্পিউট ডাই দুর্বল থার্মাল বা ইন্টারকানেক্ট সমাধানের সঙ্গে বাস্তবে পারফরম্যান্স হারাতে পারে, অথবা কম পাওয়ার টার্গেটে চালাতে বাধ্য হতে পারে।
যদি ওয়্যাফার ইয়িল্ড উন্নত হয়, তবুও প্যাকেজিং ইয়িল্ড ও ক্ষমতা সীমাবদ্ধতা হয়ে দাঁড়াতে পারে—বিশেষত বড় AI ডিভাইসগুলোর জন্য যেগুলো একাধিক HBM স্ট্যাক ও জটিল সাবস্ট্রেট প্রয়োজন।
যদি একটি সরবরাহকারী পর্যাপ্ত উন্নত প্যাকেজিং স্লট দিতে না পারে, বা যদি একটি মাল্টি-ডাই প্যাকেজের অ্যাসেম্বলি ইয়িল্ড খারাপ হয়, গ্রাহকরা র্যাম্পে বিলম্ব ও ভলিউমে সংকটের সম্মুখীন হতে পারেন।
TSMC বনাম Samsung Foundry মূল্যায়ন করার সময় ক্রেতারা ক্রমেই প্যাকেজিং-কেন্দ্রিক প্রশ্ন করে:
বাস্তবে, নোড নেতৃত্ব ও গ্রাহক বিশ্বাস সিলিকনের বাইরে বিস্তৃত: সম্পূর্ণ, উচ্চ-ইয়িল্ড প্যাকেজ স্কেলে ডেলিভার করার ক্ষমতাও অন্তর্ভুক্ত।
স্লাইডে 1–3% PPA সুবিধা সিদ্ধান্তসূচক লাগে। বহু ক্রেতার জন্য তা নয়।
যখন একটি পণ্য লঞ্চ একটি সংকীর্ণ উইন্ডোর সঙ্গে যুক্ত, পূর্বানুমেয় কার্যকরীতা হালকা ভাবে ভালো ডেনসিটি বা ফ্রিকোয়েন্সি টার্গেট থেকে বেশি মূল্যবান হতে পারে।
বিশ্বাস একটি অস্পষ্ট অনুভূতি নয়—এটি ব্যবহারিক নিশ্চয়তাদের একটি প্যাকেজ:
অগ্রগামী ম্যানুফ্যাকচারিং একটি কমোডিটি নয়। সাপোর্ট ইঞ্জিনিয়ারিং-এর গুণমান, ডকুমেন্টেশনের স্পষ্টতা, ও এস্ক্যালেশন পাথ-এর শক্তি নির্ধারণ করে একটি ইস্যু দুই দিন নাকি দুই মাস নেবে।
দীর্ঘ-মেয়াদ গ্রাহকরা প্রায়ই মূল্য দেয়:
কোম্পানিরা সাধারণত নির্ভরতা কমাতে একটি দ্বিতীয় ফাউন্ড্রি যোগ্য করে। অগ্রগামী নোডে সেটি ব্যয়বহুল ও ধীর: ভিন্ন ডিজাইন নিয়ম, ভিন্ন IP উপলব্ধতা, এবং কার্যত একটি চিপের দ্বিতীয় পোর্ট।
অনেক দল পরিণত নোডে বা কম গুরুত্বপূর্ণ অংশে মাত্রই ডুয়াল-সোর্সিং করে।
কমিট করার আগে এগুলো জিজ্ঞাসা করুন:
যদি এই উত্তরগুলো শক্তিশালী হয়, একটি ছোট PPA ফাঁক প্রায়ই সিদ্ধান্তপ্রক্রিয়াকে অতিক্রম করে না।
ফাউন্ড্রি কোট সাধারণত একটি ওয়্যাফার প্রতি মূল্য দিয়ে শুরু করে, কিন্তু সেই সংখ্যাই প্রথম লাইন আইটেম মাত্র।
ক্রেতারা আসলে যা দেয় তা হলো সময়মতো ডেলিভার করা ভালো চিপ, এবং কয়েকটি ফ্যাক্টর নির্ধারণ করে একটি “সস্তা” অপশন সত্যিই সস্তা থাকে কি না।
ওয়্যাফার দাম বাড়ে যখন নোড নতুন ও জটিল হয়। বড় লিভারগুলো:
TCO হল সেই জায়গা যেখানে অনেক তুলনা উল্টে যায়। একটি ডিজাইন যেটি কম রিস্পিন (টেপ-আউট) চায় তা শুধু মাস্ক খরচ নয়, বরং মাসগুলোর ইঞ্জিনিয়ারিং সময় বাঁচায়।
একইভাবে, সময়সূচী পিছলে যাওয়া যে কোন ওয়্যাফার ডিসকাউন্টের চেয়েও বেশি দামী হতে পারে—একটি পণ্য উইন্ডো মিস করার ফলে রাজস্ব হারানো, অতিরিক্ত ইনভেন্টরি, বা প্ল্যাটফর্ম লঞ্চ দেরি হতে পারে।
ইঞ্জিনিয়ারিং প্রচেষ্টা ওয়েভেও গণনা করে: যদি টার্গেট ক্লক বা পাওয়ার পেতে ভারী টিউনিং, অতিরিক্ত ভ্যালিডেশন, বা ওয়ার্কঅ্যারাউন্ড দরকার হয়, সেই খরচ হেডকাউন্ট ও সময়ে প্রতিফলিত হয়।
অগ্রগামী নোডে ক্রেতারা প্রায়ই ক্ষমতা রিজার্ভেশন-এর জন্য অর্থ দেয়—একটি প্রতিশ্রুতি যা নিশ্চিত করে যে পণ্যের র্যাম্পে ওয়্যাফার উপলব্ধ থাকবে। সোজা কথায়, এটা তৈরির আসনে আগাম সিট বুক করার মতো।
বদলে, এই লেনদেন নমনীয়তা কমায়: শক্তিশালী কমিটমেন্ট ভাল অ্যাক্সেস দেয়, কিন্তু দ্রুত পরিমাণ পরিবর্তনের ক্ষেত্রে জায়গা কমায়।
যদি একটি অপশন কম ওয়্যাফার মূল্য দেয় কিন্তু ইয়িল্ড কম, ভ্যারিয়েবিলিটি বেশি, বা রিস্পিন সম্ভাবনা বেশি থাকে, তাহলে প্রতি ভালো ডাই খরচ শেষ পর্যন্ত উচ্চ হয়ে যেতে পারে।
এই কারণে প্রোকিউরমেন্ট টিমগুলো পরিস্থিতি মডেল করে: আমাদের প্রতি মাসে লক্ষ্য স্পেসিফিকেশন অনুযায়ী কত বিক্রয়যোগ্য চিপ পাচ্ছি, আর যদি আমরা এক কোয়ার্টার পিছিয়ে যাই কি হয়? সেরা ডিলটি হল যা সেই পরিস্থিতিগুলো টিকে যাবে।
কখনো একটি অগ্রগামী ফাউন্ড্রি বেছে নেওয়া মানে আপনি কেবল ট্রানজিস্টরই বেছে নিচ্ছেন না—আপনি ঠিক করছেন কোথায় আপনার সবচেয়ে মূল্যবান পণ্য তৈরি, শিপ, এবং সম্ভাব্যভাবে বিলম্বিত হবে।
এই কারণে ঘনত্ব ঝুঁকি বোর্ড-স্তরের বিষয়: এক ভূগোলেই অতিরিক্ত নির্ভরশীলতা একটি আঞ্চলিক বিভ্রাটকে গ্লোবাল পণ্য-সংকটে পরিণত করতে পারে।
অধিকাংশ অগ্রগামী ভলিউম কয়েকটি সাইটে কেন্দ্রীভূত। ক্রেতারা এমন ঘটনাগুলো নিয়ে উদ্বিগ্ন যা ইঞ্জিনিয়ারিংয়ের বাইরে: ক্রস-স্ট্রেইট টেনশন, পরিবর্তিত ট্রেড নীতি, নিষেধাজ্ঞা, বন্দর বন্ধ হওয়া, এবং এমনকি ভিসা বা লজিস্টিক সীমাবদ্ধতা যা ইনস্টলেশন ও রক্ষণাবেক্ষণ ধীর করে।
তারা সাধারণ কিন্তু বাস্তব সমস্যা—ভূমিকম্প, ঝড়, পাওয়ার বাধা, ও পানি সংকট—নিয়েও পরিকল্পনা করে—কারণ একটি উন্নত ফ্যাব একটি সূক্ষ্মভাবে সমন্বিত সিস্টেম। একটা সংকট_launch উইন্ডো মিস হয়ে যেতে পারে।
ক্যাপাসিটি ঘোষণাগুলো গুরুত্বপূর্ণ, কিন্তু অতিরিক্তভাবে বহুমুখিতা: একই প্রক্রিয়ার জন্য একাধিক যোগ্য ফ্যাব, ব্যাকআপ ইউটিলিটিস, এবং দ্রুত অপারেশন পুনরুদ্ধারের প্রমাণিত ক্ষমতা জরুরি।
গ্রাহকরা ক্রমেই ডিজাস্টার-রিকভারি প্লেবুক, প্যাকেজিং ও টেস্টের আঞ্চলিক বিভাজন, এবং একটি সাইট ডাউন হলে ফাউন্ড্রি কিভাবে দ্রুত লট পুনঃহস্তান্তর করতে পারে তা জিজ্ঞাসা করে।
অগ্রগামী-নোড উৎপাদন একটি দীর্ঘ সরঞ্জাম চেইনের ওপর নির্ভর করে (EUV টুল, ডিপোজিশন, ইচ) এবং বিশেষ উপকরণ।
এক্সপোর্ট কন্ট্রোল কোথায় টুল পাঠানো যায়, কী সার্ভিস করা যাবে, বা কোন গ্রাহক সরবরাহ করা যাবে—এসব সীমিত করতে পারে। এমনকি যখন ফ্যাব সচল, টুল ডেলিভারি, স্পেয়ার পার্টস, বা আপগ্রেডে বিলম্ব র্যাম্প ধীর করতে পারে এবং উপলব্ধ ক্ষমতা কমাতে পারে।
কোম্পানিগুলো সাধারণত একাধিক পন্থা মিলায়:
এইসব ঝুঁকি নির্মূল করে না, তবে এটা একটি “কোম্পানি-জয়” ধরনের নির্ভরশীলতাকে নিয়ন্ত্রিত পরিকল্পনায় পরিণত করে।
“2nm” কমপক্ষে একটি একক স্ক্রিঙ্ক নয় বরং পাল্লায় একসঙ্গে আসা পরিবর্তনের একটি বান্ডেল।
অধিকাংশ 2nm পরিকল্পনা ধরে নেয় একটি নতুন ট্রানজিস্টর স্ট্রাকচার (সাধারণত gate-all-around / nanosheet) যাতে লো-ভোল্টেজে লিকেজ কমে ও কন্ট্রোল উন্নত হয়।
সেগুলো আরও পিছনের-দিকের পাওয়ার ডেলিভারি (backside power delivery) নির্ভর করে যাতে সিগন্যালের জন্য রাউটিং স্পেস ছাড়া যায়, প্লাস নতুন ইন্টারকানেক্ট ম্যাটেরিয়াল ও ডিজাইন নিয়ম যাতে তারগুলোই প্রধান সীমাবদ্ধকারী না হয়ে ওঠে।
অর্থাৎ: নোড নাম ট্রানজিস্টর + পাওয়ার + ওয়্যারিং—শুধু আরো শক্ত লিথোগ্রাফি নয়।
2nm ঘোষণার মূল্য তখনই যখন ফাউন্ড্রি (1) পুনরাবৃত্ত ইয়িল্ড মেটাতে পারে, (2) পর্যাপ্ত আগেই স্থিতিশীল PDKs ও সাইন-অফ ফ্লো প্রদান করে যার ওপর গ্রাহক ডিজাইন করতে পারে, এবং (3) প্যাকেজিং, টেস্ট, ও ক্ষমতা সারিবদ্ধ করে যাতে ভলিউম পণ্য বাস্তবে শিপ করতে পারে।
সেরা রোডম্যাপটি হলো যা গ্রাহকের টেপআউট টিকে যায়, কেবল অভ্যন্তরীণ ডেমো টিকে নয়।
AI চাহিদা চিপগুলোকে বিশাল ডাই সাইজ, চিপলেট, ও মেমরি ব্যান্ডউইথের দিকে ঠেলে—অন্যদিকে শক্তি সীমা কাঁচামালকে কার্যকরতার দিকেই ঠেলে দিচ্ছে কাঁচামাল-মোটা ফ্রিকোয়েন্সি থেকে।
এটি পাওয়ার ডelivery, থার্মালস, এবং উন্নত প্যাকেজিংকে ট্রানজিস্টর ডেনসিটির সমান গুরুত্বপূর্ণ করে তোলে। বাস্তবে “সেরা নোড” সিদ্ধান্তগুলো এখন প্যাকেজিং অপশন ও বাস্তব ওয়ার্কলোডে প্রতি ওয়াটে দক্ষতা বিবেচনায় নেবে।
যারা প্রমাণিত উচ্চ-ভলিউম পূর্বানুমেয়তা, গভীর EDA/IP প্রস্তুতি, এবং কম শিডিউল ঝুঁকি অগ্রাধিকার দেয় তারা প্রায়ই TSMC বেছে নেয়—যদিও তা বেশি খরচ করতে পারে।
যারা প্রতিযোগিতামূলক মূল্য চায়, ফাউন্ড্রির সঙ্গে ডিজাইন কো-অপটিমাইজ করতে ইচ্ছুক, বা সেকেন্ড-সোর্স কৌশলটি মূল্যায়ন করে তারা প্রায়ই Samsung Foundry বিবেচনা করে—বিশেষত যখন চুক্তিতে সময়, কন্ট্রাক্ট সময়, এবং কৌশলগত বৈচিত্র্যতা শীর্ষ-অংশ হিসেবে বিবেচিত হয়।
উভয় ক্ষেত্রেই, জয়ী সংগঠনগুলো তাদের অভ্যন্তরীণ কার্যক্রমও স্ট্যান্ডার্ডাইজ করে: স্পষ্ট পরিকল্পনা, দ্রুত ইটারেশন, এবং যখন অনুমান ভেঙে যায় তখন রোলব্যাক। একই অপারেশনাল মনোভাব কারণেই আধুনিক ডেভেলপমেন্ট টিম Koder.ai মত প্ল্যাটফর্ম গ্রহণ করে যাতে তাড়াতাড়ি ইটারেশন অর্থবহ থাকে এবং পূর্বানুমেয় থাকে—কারণ দ্রুত ইটারেশন কেবল তখনই মূল্যবান যখন তা স্থিতিশীল থাকে।